一、LS7261/LS7262 電路基礎(chǔ)情況

二、不同電平轉(zhuǎn)移電路分析

1. PNP 和 NPN 晶體管組合電路（圖 3 - 10）
   
   圖 3 - 10 所示的電路適用于 PNP 和 NPN 晶體管組合電路，這里僅展示了一個(gè)橋臂的情況。該電路利用 V?作電平轉(zhuǎn)移，當(dāng) 2 腳輸出為高電平時(shí)，V?導(dǎo)通，電流經(jīng) R?向 V?管提供基極驅(qū)動(dòng)電流，從而使 V?導(dǎo)通。若 2 腳為低電平，V?管截止，在 R?的作用下，V?會(huì)快速截止。V?管采用跟隨器接法，由 6 腳控制 V?的導(dǎo)通或截止。然而，此電路存在明顯的缺點(diǎn)。如果電動(dòng)機(jī)使用更高電壓，R?和 R?上的功耗將顯著增大。在這種情況下，為了優(yōu)化電路性能，在 R?上并聯(lián)加速電容，在 V?的 e 和 b 極并上保護(hù)二極管是必要的措施。但即便如此，電阻功耗較大的問題仍然是該電路的一個(gè)短板。
2. P 溝道和 N 溝道 FET 組合電路（圖 3 - 11）
   為了解決 PNP 和 NPN 晶體管組合電路中電阻功耗大的問題，圖 3 - 11 改用了 P 溝道和 N 溝道 FET。這種組合方式在一定程度上解決了電阻功耗的問題。但是，P 溝道 FET 存在自身的局限性。P 溝道 FET 的通態(tài)電阻比 N 溝道 FET 的要大，較高的通態(tài)電阻會(huì)帶來一系列不良影響。它會(huì)使開關(guān)速度下降，導(dǎo)致電路的響應(yīng)時(shí)間變長(zhǎng)；同時(shí)，會(huì)增加損耗，降低電路的效率；而且還會(huì)影響電路的可靠性，使電路在長(zhǎng)期運(yùn)行過程中更容易出現(xiàn)故障。