在電子電路設計中，當對模擬信號進行 A/D 轉換時，由于轉換需要一定的時間，為保證轉換精度，就要求在這段時間內模擬信號基本保持不變。采樣保持電路（又稱采樣保持放大器）便應運而生，它能夠實現(xiàn)這一重要功能。以下將詳細介紹幾種不同的采樣保持電路圖設計。

一、SMP04 用作多路輸出選擇器的設計

如圖所示，SMP04 作為多路輸出選擇器，與解碼器、D/A 轉換器共同構成了四路數(shù)字 - 模擬轉換電路。數(shù)字信號輸入到模數(shù)轉換器 DAC8228 后，輸出產生 5～10V 的模擬電壓，并輸送至 SMP04。地址輸入通道解碼器，不同的地址經(jīng)過解碼后分別控制四路開關，從而實現(xiàn)四模擬信號的分別輸出。采用 DAC8228 產生 DAC 電壓輸出，能夠最大程度地簡化電路。為了將輸出電壓干擾降至最低，在采樣信號被確認之前，必須確保有 5μs 的最后電壓建立時間。同時，每一個采樣保持放大器必須在每一秒鐘或更低時間內刷新一次，以保證輸出電壓下降率不超過 10mV 或 1/2LSB（最小有效位）。

二、SMP04 與運放構成增益為 10 的采樣保持放大電路設計

此電路將 SMP04 置于運放 OP490 的反饋回路中。當 S 非 / H = 0 時，SMP04 內部開關閉合，運放 OP490 的反饋回路接通，電路增益由運放本身及反饋電阻決定，圖中增益設置為 10，輸出端輸出放大后的采樣電壓。當 S 非 / H = 1 時，SMP04 內部開關斷開，運放 OP490 反饋回路無法形成，輸出端輸出保持在內部保持電容上最近一次的采樣電壓，且不受輸入端信號影響。運放輸出端的兩個二極管 1N914 起鉗位作用，可防止當 SMP04 處于保持狀態(tài)時造成運放飽和。

三、lf398 峰值采樣保持電路設計

1. lf398 的峰值保持電路原理

峰值保持電路的主要作用是探測核脈沖幅度信號，并在脈沖峰值時刻通知保持峰值，同時向單片機提出中斷申請信號，使單片機響應中斷啟動 A/D 轉換。轉換結束后，單片機使采樣保持器復原為采樣狀況，實現(xiàn)系統(tǒng)的邏輯控制。
U4 是芯片 LF398，它是美國國家半導體公司研制的集成采樣保持器，只需外接一個保持電容就能完成采樣保持功能，其采樣保持控制端可直接接于 TTL，CMOS 邏輯電平。U1 和 U2 是比較器 LM311，U3 是 D 觸發(fā)器 74LS74，U5A 是與門 74LS08。放大后的脈沖核信號一路輸入到下閾比較器，另一路接輸入到 LF398。當核信號大于下閾時，比較器 U1 輸出高電平，得到上升沿，上升沿再觸發(fā) U3A，它的 Q 端輸出高電平和 U3B 的 Q 非端相與得到高電平，去控制 LF398 的采樣控制端進入采樣狀態(tài)。當 LF398 的輸出端信號幅度比輸入端大時，即到達峰值時，比較器 U2 輸出高電平，得到上升沿，上升沿再觸發(fā) U3B，它的 Q 非端輸出低電平，U5A 輸出變?yōu)榈碗娖?，LF398 進入保持狀態(tài)。U3B 的 Q 非端輸出的下跳沿作為單片機的中斷信號，當 A/D 轉換結束后，單片輸出放電和清零 CLR 信號使采樣保持器復原。


綜上所述，不同的采樣保持電路圖設計適用于不同的應用場景，電子工程師可以根據(jù)具體需求選擇合適的設計方案，以實現(xiàn)精確的模擬信號采樣和保持功能。