-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號(hào)
-
- 維庫(kù)官方抖音
-
- 微信頭條號(hào)
-
- |
-
- |
- |
- |
帶有此標(biāo)記的料號(hào)：
1. 表示供應(yīng)商具有較高市場(chǎng)知名度，口碑良好，繳納了2萬(wàn)保證金，經(jīng)維庫(kù)認(rèn)證中心嚴(yán)格審查。
2. 供應(yīng)商承諾此料號(hào)是“現(xiàn)貨” ，如果無(wú)貨或數(shù)量嚴(yán)重不足(實(shí)際數(shù)量不到顯示數(shù)量一半)，投訴成立獎(jiǎng)勵(lì)您500元。
4
BGA/19+
原裝現(xiàn)貨不僅銷(xiāo)售也回收
800
BGA/2318+
FPGA現(xiàn)貨增值服務(wù)商，原廠(chǎng)原裝
2700
BGA/2403+
FPGA芯片現(xiàn)貨增值服務(wù)商 ，歡迎咨詢(xún)
3700
BGA/2503+
FPGA芯片現(xiàn)貨增值服務(wù)商 ，優(yōu)勢(shì)價(jià)格歡迎咨詢(xún)
5620
BGA/25+
原廠(chǎng)渠道商，可支持60天賬期及180天承兌
2
BGA/22+
xilinx嵌入式分銷(xiāo)商
XC2VP30-5FG676I
3217
-/22+
市場(chǎng)價(jià)原廠(chǎng)原裝假一罰十
XC2VP30-6FFG896C
9600
BGA896/2024+
特惠現(xiàn)貨只做原廠(chǎng)原裝假一罰十
XC2VP30-5FF1152I
1481
BGA//ROHS.original
原裝現(xiàn)貨特價(jià)/供應(yīng)元器件代理經(jīng)銷(xiāo)。在線(xiàn)咨詢(xún)
XC2VP30-6FFG1152I
3168
BGA/23+
原裝假一賠十QQ373621633
XC2VP30-5FF896I
168
-/21+
4-6wks
XC2VP30-5FF1152I
850
TRAY/22+/21+
賽靈思管控出貨，不涂碼
XC2VP30-5FFG1152I
3562
BGA/2021+
原裝現(xiàn)貨
XC2VP30-5FF1152I
5934
-/-
高價(jià)回收IC,尋求渠道合作
XC2VP30-4FF896C
6000
BGA/22+
-
XC2VP30-5FF1152C
700000
BGA/2023+
柒號(hào)芯城跟原廠(chǎng)的距離只有0.07公分
XC2VP30-3FF896I
6800
BGA/2324+
全新原裝，每一片都來(lái)自原廠(chǎng)
XC2VP30-5FF896I
1
BGA/23+
手機(jī)號(hào)碼198-4820-2641
XC2VP30-5FG676I
1000
AA/22+
全新原裝庫(kù)存現(xiàn)貨
XC2VP30-5FF896I
34
BGA/1038
原裝現(xiàn)貨
XC2VP30-5FGG676C
IC VIRTEXIIPRO FPGA 30K 676FCBGA
Xilinx
XC2VP30-5FGG676CPDF下載
XC2VP30-6FFG896C
IC VIRTEXIIPRO FPGA 30K 896FCBGA
Xilinx
XC2VP30-6FFG896CPDF下載
XC2VP30-6FFG1152C
IC VIRTEXIIPRO FPGA 30K 1152FBGA
Xilinx
XC2VP30-6FFG1152CPDF下載
艦船等武器平臺(tái)。1553b數(shù)據(jù)總線(xiàn)的傳輸速率為1mb／s，協(xié)議規(guī)定3種字：命令字、數(shù)據(jù)字和狀態(tài)字。字的長(zhǎng)度為20 bit，且由同步頭(3 bit)消息塊(16 bit)和奇偶位(1 bit)3部分組成。信息量最大長(zhǎng)度為32?？偩€(xiàn)系統(tǒng)由一個(gè)總線(xiàn)控制器(bc)與不多于31個(gè)的遠(yuǎn)程終端(rt)組成，有時(shí)系統(tǒng)中還可加入總線(xiàn).(mt)?？偩€(xiàn)上傳輸?shù)男畔⒏袷街饕衎c到rt，rt到bc，rt到rt，以及廣播方式和系統(tǒng)控制方式。 3 系統(tǒng)設(shè)計(jì) 該系統(tǒng)采用xilinx公司的virtex-ii pm xc2vp30 fpga為核心，該器件內(nèi)部帶有2個(gè)powerpc 405處理器核?？偩€(xiàn)接口協(xié)議實(shí)現(xiàn)是基于xilinx virtex-ii pro開(kāi)發(fā)系統(tǒng)平臺(tái)，virtex-ii pro開(kāi)發(fā)平臺(tái)是整個(gè)系統(tǒng)的核心。這樣可以快速搭建1553b總線(xiàn)實(shí)現(xiàn)平臺(tái)。系統(tǒng)的硬件平臺(tái)主要由vinex-ii pro開(kāi)發(fā)板、總線(xiàn)轉(zhuǎn)換器、總線(xiàn)終端設(shè)備和主控計(jì)算機(jī)構(gòu)成，系統(tǒng)結(jié)構(gòu)如圖1所示。 在系統(tǒng)開(kāi)發(fā)中，為了提高開(kāi)發(fā)效率，同時(shí)系統(tǒng)主要驗(yàn)證的就是1553b總線(xiàn)協(xié)議模塊，因此可充分利用xilinx公司的virtex-ii pr
0 個(gè)bit，且由3 部分組成：同步頭(3bit),消息塊(16bit)和奇偶位(1bit)。信息量最大長(zhǎng)度為32 個(gè)字。總線(xiàn)系統(tǒng)由一個(gè)總線(xiàn)控制器(bc)與不多于31 個(gè)的遠(yuǎn)程終端(rt)組成，有時(shí)系統(tǒng)中還可以加入總線(xiàn).(mt)，由于終端類(lèi)型的不同，可辨別出命令字和狀態(tài)字，命令字由bc 發(fā)出，而狀態(tài)字則由rt 發(fā)出。總線(xiàn)上傳輸?shù)男畔⒏袷街饕衎c 到rt，rt到bc，rt 到rt，廣播方式和系統(tǒng)控制方式。 3 系統(tǒng)結(jié)構(gòu)及功能 系統(tǒng)采用 xilinx 公司的virtex-ii pro xc2vp30 fpga 為核心，其內(nèi)部帶有2 個(gè)powerpc405 處理器核?？偩€(xiàn)接口協(xié)議實(shí)現(xiàn)是基于xilinx virtex-ii pro 開(kāi)發(fā)系統(tǒng)平臺(tái)的，virtex-ii pro開(kāi)發(fā)平臺(tái)是整個(gè)系統(tǒng)的核心，可以快速的搭建1553b 總線(xiàn)實(shí)現(xiàn)平臺(tái)。系統(tǒng)的硬件平臺(tái)主要由virtex-ii pro 開(kāi)發(fā)板、總線(xiàn)轉(zhuǎn)換器、總線(xiàn)終端設(shè)備和pc 機(jī)構(gòu)成，系統(tǒng)結(jié)構(gòu)如圖1 所示。 在系統(tǒng)的開(kāi)發(fā)中，為了提高開(kāi)發(fā)效率，同時(shí)系統(tǒng)主要驗(yàn)證的就是1553b 總線(xiàn)協(xié)議模塊，因此可以充分利用xilinx 公司的virt
工作模式的編程文件。 傳統(tǒng)的基于模塊化的動(dòng)態(tài)可重配置系統(tǒng)只有1個(gè)動(dòng)態(tài)模塊。在構(gòu)建系統(tǒng)時(shí)，首先進(jìn)行動(dòng)態(tài)模塊和靜態(tài)模塊的劃分，將需要重配置的子模塊劃人動(dòng)態(tài)模塊，其余子模塊劃入靜態(tài)模塊，重配置是對(duì)動(dòng)態(tài)模塊進(jìn)行的。這種動(dòng)態(tài)可重配置系統(tǒng)的主要缺點(diǎn)是重配置的靈活性不夠，不能對(duì)各子模塊進(jìn)行單獨(dú)地重配置。在動(dòng)態(tài)模塊中的1個(gè)子模塊需要更新時(shí)，需要對(duì)整個(gè)動(dòng)態(tài)模塊進(jìn)行重配置。 mil-std-188-110b是針對(duì)長(zhǎng)距離通信系統(tǒng)的音頻數(shù)據(jù)調(diào)制解調(diào)器的美國(guó)軍方短波通信系統(tǒng)標(biāo)準(zhǔn)。本文基于xilinx fpga芯片xc2vp30構(gòu)建了動(dòng)態(tài)可重配置軟件無(wú)線(xiàn)電系統(tǒng)平臺(tái)，并在該平臺(tái)上設(shè)計(jì)了動(dòng)態(tài)可重配置mil-std-188-110b短波收發(fā)機(jī)系統(tǒng)。 1 動(dòng)態(tài)部分重配置 1.1 動(dòng)態(tài)部分重配置技術(shù) 使用動(dòng)態(tài)部分重配置技術(shù)構(gòu)建動(dòng)態(tài)可重配置系統(tǒng)是近年來(lái)出現(xiàn)的一種新的方法，是當(dāng)前fpga的主要發(fā)展方向和研究熱點(diǎn)之一?；趂pga的動(dòng)態(tài)可重配置系統(tǒng)，指的是支持不同工作模式的邏輯，是通過(guò)對(duì)具有專(zhuān)門(mén)緩存邏輯資源的fpga．進(jìn)行局部的芯片邏輯的重配置而快速實(shí)現(xiàn)，而且在對(duì)局部的芯片邏輯進(jìn)行重配置的同時(shí)，芯片的其他部分保持其實(shí)現(xiàn)功能
大量ip核。在代碼轉(zhuǎn)換時(shí)可以充分利用這些資源，對(duì)代碼進(jìn)行優(yōu)化來(lái)提高設(shè)計(jì)性能。如在fpga中使用srl實(shí)現(xiàn)移位寄存器，用三態(tài)buffer來(lái)替換三態(tài)總線(xiàn)和三態(tài)mux，改進(jìn)算術(shù)單元和有限狀態(tài)機(jī)的編碼。 代碼轉(zhuǎn)換的實(shí)現(xiàn) 結(jié)合同濟(jì)大學(xué)微電子中心的“32位高性能嵌入式cpu開(kāi)發(fā)”項(xiàng)目，為了在流片之前確保功能的可靠性，對(duì)32位全定制高性能嵌入式cpu bc320進(jìn)行了原型驗(yàn)證。 設(shè)計(jì)采用memec design公司的ff1152開(kāi)發(fā)板。該板使用了xilinx的virtex-ⅱ pro系列芯片中的xc2vp30。該fpga擁有30 816個(gè)邏輯單元，相當(dāng)于有30多萬(wàn)的asci門(mén)。另有2mb的片上block ram，644個(gè)i/o口。采用了xilinx的全自動(dòng)、完整的集成設(shè)計(jì)環(huán)境ise 7.1i，進(jìn)行fpga綜合使用的工具是synplify pro。 用bc320的asic rtl代碼作為fpga的輸入，具體的代碼轉(zhuǎn)換如下。 存儲(chǔ)單元 設(shè)計(jì)中用到了很多sram，例如icache中的sram。在fpga實(shí)現(xiàn)時(shí)根據(jù)所需ram的寬度、深度和功能來(lái)決定采用哪種單元來(lái)進(jìn)行替換。xilinx提供了片外ra
控制器等大量ip核。在代碼轉(zhuǎn)換時(shí)可以充分利用這些資源，對(duì)代碼進(jìn)行優(yōu)化來(lái)提高設(shè)計(jì)性能。如在fpga中使用srl實(shí)現(xiàn)移位寄存器，用三態(tài)buffer來(lái)替換三態(tài)總線(xiàn)和三態(tài)mux，改進(jìn)算術(shù)單元和有限狀態(tài)機(jī)的編碼。 代碼轉(zhuǎn)換的實(shí)現(xiàn) 結(jié)合同濟(jì)大學(xué)微電子中心的“32位高性能嵌入式cpu開(kāi)發(fā)”項(xiàng)目，為了在流片之前確保功能的可靠性，對(duì)32位全定制高性能嵌入式cpu bc320進(jìn)行了原型驗(yàn)證。 設(shè)計(jì)采用memec design公司的ff1152開(kāi)發(fā)板。該板使用了xilinx的virtex-ⅱ pro系列芯片中的xc2vp30。該fpga擁有30 816個(gè)邏輯單元，相當(dāng)于有30多萬(wàn)的asci門(mén)。另有2mb的片上block ram，644個(gè)i/o口。采用了xilinx的全自動(dòng)、完整的集成設(shè)計(jì)環(huán)境ise 7.1i，進(jìn)行fpga綜合使用的工具是synplify pro。 用bc320的asic rtl代碼作為fpga的輸入，具體的代碼轉(zhuǎn)換如下。 存儲(chǔ)單元設(shè)計(jì)中用到了很多sram，例如icache中的sram。在fpga實(shí)現(xiàn)時(shí)根據(jù)所需ram的寬度、深度和功能來(lái)決定采用哪種單元來(lái)進(jìn)行替換。xilinx提供了片外ram、
聯(lián)系人：
聯(lián)系方式：
