帶有此標(biāo)記的料號(hào):
1. 表示供應(yīng)商具有較高市場(chǎng)知名度,口碑良好,繳納了2萬(wàn)保證金,經(jīng)維庫(kù)認(rèn)證中心嚴(yán)格審查。
2. 供應(yīng)商承諾此料號(hào)是“現(xiàn)貨” ,如果無(wú)貨或數(shù)量嚴(yán)重不足(實(shí)際數(shù)量不到顯示數(shù)量一半),投訴成立獎(jiǎng)勵(lì)您500元。
12
896FCBGA/05+
原裝現(xiàn)貨不僅銷(xiāo)售也回收
26
16+/BGA
-
3000
BGA/2318+
主營(yíng)XILINX全系列FPGA ,歡迎咨詢
880
BGA/2403+
FPGA芯片現(xiàn)貨增值服務(wù)商 ,歡迎咨詢
3700
BGA/2503+
FPGA芯片現(xiàn)貨增值服務(wù)商 ,優(yōu)勢(shì)價(jià)格歡迎咨詢
XC2VP20-5FG676C
100
BGA/11+
全新原裝
XC2VP20-5FF89C
4252
-/23+
XILINX原廠窗口,華南區(qū)一級(jí)現(xiàn)貨分銷(xiāo)商/軍用指定合
XC2VP20-5FFG896I
423
BGA896/21+
-
XC2VP20-5FF896I
1313
TRAY/22+/21+
賽靈思管控出貨,不涂碼
XC2VP20-6FF1152C
85000
FCBGA1152/24+
原裝 低價(jià)優(yōu)勢(shì) 配單十年
XC2VP20-5FFG896C
6800
BGA896/25+
只做原裝現(xiàn)貨
XC2VP20-6FF1152I
7891
-/2510+
助力國(guó)營(yíng)二十余載,一站式BOM配單,您的原廠窗口
XC2VP20-5FF1152I
289
BGA/20+
進(jìn)口原裝
XC2VP20-5FF896I
500
BGA896/22+
原裝現(xiàn)貨
XC2VP20-5FF1152I
3562
BGA/2021+
原裝現(xiàn)貨
XC2VP20-5FFG896C
7000
BGA896/22+
-
XC2VP20-5FF1152I
1
BGA/23+
手機(jī)號(hào)碼198-4820-2641
XC2VP20-5FF896C
1000
AA/22+
全新原裝庫(kù)存現(xiàn)貨
XC2VP20-6FG676I
5000
BGA/2025+
全新原裝現(xiàn)貨
XC2VP20-5FF896I
9600
BGA896/2024+
特惠現(xiàn)貨只做原廠原裝假一罰十
可對(duì)輸入輸出的數(shù)據(jù)進(jìn)行低層算法預(yù)處理,sdram用來(lái)緩存數(shù)據(jù),cpld用來(lái)實(shí)現(xiàn)一些輔助邏輯。選用的dsp芯片是adi公司的ts201,單片處理能力3.6 gflops,內(nèi)核時(shí)鐘頻率600 mhz,片內(nèi)內(nèi)存24 mb,125 mhz/64 b片外總線,具有1 gb的sdram訪問(wèn)能力,還有4個(gè)link口,每個(gè)link口收發(fā)獨(dú)立,最高帶寬為1.2 gb/s。 所有特點(diǎn)都使得ts201適合多片擴(kuò)展,構(gòu)成一個(gè)大規(guī)模高性能的信號(hào)處理系統(tǒng)。選用的fpga芯片為xilinx公司的virtexⅱpro系列xc2vp20,它的規(guī)模約200萬(wàn)門(mén),內(nèi)部集成了1 584 kb的ram,88個(gè)18×18 b的乘法器,8個(gè)傳輸速率可達(dá)3.125 gb/s的rock-etio高速通道,這些特點(diǎn)使得該fpga適合實(shí)現(xiàn)數(shù)據(jù)的傳輸和預(yù)處理。而且它的管腳兼容xc2vp30/40,可實(shí)現(xiàn)fpga規(guī)模的進(jìn)一步擴(kuò)展。每個(gè)處理節(jié)點(diǎn)包括兩片ts201,一片fpga,最高4 gb的sdram,以及一片cpld,并共享總線。之所以只用兩片ts201,是考慮到總線上設(shè)備太多,會(huì)使得總線時(shí)鐘頻率降低,帶寬變小,并行度和效率都不高。兩片ts201共享
功能字符,并采用一個(gè)2比特寬度信號(hào),分別指示被編碼后的數(shù)據(jù)msb和lsb是否為k字符。1表示為k字符,o表示為d字符。接收邏輯對(duì)從rocketi/o串并轉(zhuǎn)換過(guò)來(lái)的數(shù)據(jù)進(jìn)行檢測(cè)解碼,通過(guò)接收到的協(xié)議原語(yǔ),來(lái)確定鏈路狀態(tài)的跳轉(zhuǎn),并將數(shù)據(jù)從鏈路中解析出來(lái)。接收端同樣有一個(gè)2位寬的信號(hào),分別表示msb和lsb的是否為k字符,還有一個(gè)comma字符指示信號(hào),用于接收字節(jié)對(duì)齊。本設(shè)計(jì)的verilog hdl源代碼在ise8.1li環(huán)境下,通過(guò)了綜合,翻譯映射和布局布線,最終配置下載到virex-ii proxc2vp20進(jìn)行調(diào)試。 4 測(cè)試結(jié)果 為了對(duì)協(xié)議的數(shù)據(jù)收發(fā)完整性和延遲驗(yàn)證,有必要采用一種簡(jiǎn)單有效的方法來(lái)模擬數(shù)據(jù)幀的發(fā)送請(qǐng)求。首先初始化一個(gè)單口ram,在其周?chē)罴舆m當(dāng)?shù)目刂七壿嫯a(chǎn)生標(biāo)識(shí)數(shù)據(jù)幀開(kāi)始結(jié)束和有效的脈沖信號(hào),以符合協(xié)議的接口標(biāo)準(zhǔn),生成可用的數(shù)據(jù)幀。測(cè)試方案設(shè)置了兩個(gè)協(xié)議模塊,分別作為發(fā)送端和接收端。當(dāng)鏈路初始化完成后,設(shè)置標(biāo)識(shí)鏈路可用的信號(hào)來(lái)復(fù)位幀產(chǎn)生模塊,使其開(kāi)始生成數(shù)據(jù)幀,傳輸?shù)桨l(fā)送模塊。協(xié)議設(shè)計(jì)為全雙工的工作模式,發(fā)送和接收模塊的功能完全相同,因此兩個(gè)模塊可以互為發(fā)送接收數(shù)據(jù)。本方
為40 ms/s的任何視頻格式;靈活的異步主機(jī)接口能無(wú)縫連接到大多數(shù)16/32位微控制器。視頻接口支持8、10、12位單一或多元格式,支持8、10、12 雙通道位格式的視頻和靜止圖像數(shù)據(jù),支持單通道輸入模式下ycrcb格式的數(shù)字視頻和雙通道輸入模式下y和crcb分離的數(shù)字視頻信號(hào),但ycrcb數(shù)據(jù) 必須是4:2:2格式。vdata總線可支持多種格式視頻數(shù)據(jù)的輸入輸出。 3 圖像壓縮系統(tǒng)設(shè)計(jì) 系統(tǒng)硬件整體框架如圖2所示,圖像壓縮工作主要是由adv212和’virtex-ⅱpro系列芯片xc2vp20共同完成的。由于adv212幾乎支持所有格式的視頻圖像信號(hào)的壓縮,且單片最高輸入數(shù)據(jù)速率為65 mhz/s,允許最大圖像的高度和寬度均為4 096像素。 3.1 系統(tǒng)輸入模塊 adv212的像素接口工作在視頻模式和原始數(shù)據(jù)模式,本系統(tǒng)采用原始數(shù)據(jù)模式。由于adv212不能對(duì)空間相機(jī)輸出的圖像信號(hào)直接進(jìn)行處理,因此需要把 圖像信號(hào)轉(zhuǎn)換為adv212像素接口可以接收的信號(hào)輸入模式。在信號(hào)輸入之前采用視頻解碼器ad9843a把輸入的圖像信號(hào)進(jìn)行處理并輸出標(biāo)準(zhǔn)的圖像信 號(hào)。此時(shí)ad984
t/s以上。 關(guān)鍵詞:fpga ipv6數(shù)據(jù)包 拆裝 fifo 筆者在參與國(guó)家“863”重大專(zhuān)題項(xiàng)目“高速密碼芯片及驗(yàn)證平臺(tái)系統(tǒng)”的過(guò)程中,遇到了將ipv6數(shù)據(jù)包的包頭和數(shù)據(jù)部分拆開(kāi),然后把數(shù)據(jù)部分送密碼芯片進(jìn)行加/解密處理,最后再將處理后的數(shù)據(jù)部分與包頭重新封裝為數(shù)據(jù)包的課題。以往對(duì)ip包進(jìn)行拆裝多利用軟件實(shí)現(xiàn),但本項(xiàng)目涉及到配合高速密碼芯片(處理速度在2gbit/s以上)工作的問(wèn)題,顯然利用軟件實(shí)現(xiàn)ip包的拆裝在速度上達(dá)不到要求。為此,筆者運(yùn)用fpga(型號(hào)為xilinx公司的xc2vp20—ff896cgb0345)來(lái)實(shí)現(xiàn)ipv6數(shù)據(jù)包的拆裝。該fpga內(nèi)部邏輯框圖如圖1所示。 圖1 fpga內(nèi)部邏輯框圖 其工作流程為:2.5ghz的標(biāo)準(zhǔn)ipv6數(shù)據(jù)包串行差分信號(hào)通過(guò)rocketio高速通道后轉(zhuǎn)換為16位125mhz并行信號(hào),再經(jīng)信號(hào)轉(zhuǎn)換模塊進(jìn)一步轉(zhuǎn)換為66位62.5mhz并行信號(hào)后進(jìn)入fifo1緩存,然后對(duì)其輸出數(shù)據(jù)進(jìn)行判斷,若是報(bào)頭則送入fifo3緩存,若是數(shù)據(jù)部分則送入fifo2緩存,最后將fifo2數(shù)據(jù)送往密碼芯片進(jìn)行處理;經(jīng)密碼芯
XC2VP30 XC2VP70 XC2VP70-6FF1517 XC2VP7FG456 XC3020-70PC68C XC3028 XC3030 XC3064 XC3090 XC3330
相關(guān)搜索: