-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號(hào)
-
- 維庫(kù)官方抖音
-
- 微信頭條號(hào)
-
- |
-
- |
- |
- |
EPF10K10LC84-3
5800
-/2024+
全新原裝，現(xiàn)貨熱賣(mài)
EPF10K10LC84-3
45
IC FPGA 59 I/O 84PLCC/17+
專注品質(zhì)，放心購(gòu)買(mǎi)。特價(jià)電話18665819839
EPF10K10LC84-3
3255
84PLCC29.31x29.31/25+
原裝，現(xiàn)貨庫(kù)存
EPF10K10LC84-3
9000
-/2024+
原裝現(xiàn)貨，支持BOM配單
EPF10K10LC84-3
5800
-/2024+
全新原裝現(xiàn)貨
EPF10K10LC84-3
5800
PLCC84/23+
進(jìn)口原裝現(xiàn)貨，杜絕假貨。
EPF10K10LC84-3
3000
-/2024+
原廠原裝現(xiàn)貨庫(kù)存支持當(dāng)天發(fā)貨
EPF10K10LC84-3
7500
84PLCC/24+
全新原裝假一罰十
EPF10K10LC84-3
1
NA/24+
高價(jià)回收電子料
EPF10K10LC84-3
65286
-/21+
全新原裝現(xiàn)貨，長(zhǎng)期供應(yīng)，免費(fèi)送樣
EPF10K10LC84-3
2478
PLCC/09+
原裝，公司現(xiàn)貨
EPF10K10LC84-3
3500
08+/84PLCC
-
EPF10K10LC84-3
1235
IC FPGA 59 I/O 84PLCC/-
-
EPF10K10LC84-3
3416
PLCC84/25+
原裝認(rèn)證有意請(qǐng)來(lái)電或QQ洽談
EPF10K10LC84-3
48000
-/24+
原裝現(xiàn)貨，可開(kāi)專票，提供賬期服務(wù)
EPF10K10LC84-3
50000
PLCC/23+
原裝現(xiàn)貨，只做自己優(yōu)勢(shì)
EPF10K10LC84-3
5
-/01+43
海外現(xiàn)貨,專注海外現(xiàn)貨20年
EPF10K10LC84-3
3000
PLCC84/N/A
原裝正品熱賣(mài)，價(jià)格優(yōu)勢(shì)
EPF10K10LC84-3
6000
-/21+
-
EPF10K10LC84-3
5000
84PLCC/23+
原裝現(xiàn)貨
歷史最低報(bào)價(jià)：￥70.0000 歷史最高報(bào)價(jià)：￥200.0000 歷史平均報(bào)價(jià)：￥116.6666
摘要：介紹了采用altera公司的可編程器件epf10k10lc84-3實(shí)現(xiàn)iic總線的通訊接口的基本原理，并給出了部分的vhdl語(yǔ)言描述。該通訊接口與專用的接口芯片相比，具有使用靈活、系統(tǒng)配置方便的特點(diǎn)。 關(guān)鍵詞：iic總線 cpld vhdl isp iic總線是philips公司開(kāi)發(fā)的一種簡(jiǎn)單、雙向、二線制、同步串行總線。它只需兩根線（串行時(shí)鐘線和串行數(shù)據(jù)線）即可在連接于總線上的器件之間傳送信息。該總線是高性能串行總線，具備多主機(jī)系統(tǒng)所需要的裁決和高低速設(shè)備同步等功能，應(yīng)用極為廣泛。 目前市場(chǎng)上雖然有專用iic總線接口芯片，但是地址可選范圍小、性能指標(biāo)固定、功能單一、使用不方便。根據(jù)iic總線的電氣特性及其通訊協(xié)議，采用altera公司的flex10k系列isp器件epf10k10lc84-3可以方便地實(shí)現(xiàn)iic總線的通訊接口，且具有高速、易調(diào)試、可以靈活地實(shí)現(xiàn)地在線配置等優(yōu)點(diǎn)，同時(shí)大大地減少了系統(tǒng)的開(kāi)發(fā)周期。 1 iic總線的數(shù)據(jù)傳輸規(guī)范 iic總線主從機(jī)之間的一次數(shù)據(jù)傳送稱為一幀，由啟動(dòng)信號(hào)、地址碼、若干數(shù)據(jù)字節(jié)、應(yīng)答位以及停止信號(hào)等組成。通訊啟動(dòng)時(shí)，主動(dòng)發(fā)送一個(gè)啟動(dòng)信號(hào)（當(dāng)scl線
據(jù)控制端c0和c1進(jìn)行判斷，如果是寫(xiě)周期，直接將輸入的數(shù)據(jù)相應(yīng)位進(jìn)行異或后輸出；如果是讀周期，先生成伴隨式s，然后判斷s，用case語(yǔ)句執(zhí)行相應(yīng)的輸出。需要強(qiáng)調(diào)的是在不需要輸出的時(shí)候，要把輸出端用高阻封住。vhdl源代碼見(jiàn)本刊網(wǎng)絡(luò)補(bǔ)充版（http://www.dpj.com.cn）。 利用這個(gè)edac模塊再輔以簡(jiǎn)單的外圍電路就可以實(shí)現(xiàn)較強(qiáng)的edac功能，可以把這一部分整個(gè)電路都集成到fpga中。3 仿真結(jié)果 仿真環(huán)境：max+plus ii 10.0。 仿真模擬器件：flex 10k系列，epf10k10lc84-3。 信號(hào)功能說(shuō)明見(jiàn)表3。表3 仿真信號(hào)說(shuō)明信號(hào)名稱功 能 說(shuō) 明clk模擬cpu時(shí)鐘，在該仿真中設(shè)定時(shí)鐘頻率為10mhzwrite模擬cpu發(fā)出的寫(xiě)信號(hào)read模擬cpu發(fā)出的讀信號(hào)memw由edac電路發(fā)出的內(nèi)存寫(xiě)信號(hào)，主要用于數(shù)據(jù)糾正后的回寫(xiě)high恒為高電平，提供芯片使能信號(hào)intedac電路檢測(cè)到兩個(gè)以上錯(cuò)誤時(shí)發(fā)出的中斷請(qǐng)求信號(hào)erredac檢測(cè)到錯(cuò)誤時(shí)發(fā)出的信號(hào)，構(gòu)校驗(yàn)位產(chǎn)生一位錯(cuò)誤時(shí)不產(chǎn)生該信號(hào)cbin[5..0]6位校驗(yàn)位輸入dbin[15..016位數(shù)據(jù)位輸入cbout[
igh speed ic hard-ware description language）是一種用于電路設(shè)計(jì)的高層次描述語(yǔ)言，具有行為級(jí)、寄存器傳輸級(jí)和門(mén)級(jí)等多層次描述，并具有簡(jiǎn)單、易讀、易修改和與工藝無(wú)關(guān)等優(yōu)點(diǎn)。本設(shè)計(jì)采用max+plus ⅱ 9.5 作為綜合工具，對(duì)設(shè)計(jì)的vhdl程序進(jìn)行調(diào)試和波形仿真。 在調(diào)試中，max+plus ⅱ生成所需要的i2c接口模塊，如圖7所示，表示了整個(gè)接口的外部結(jié)構(gòu)。 其中各個(gè)管腳的意義如下： 在仿真中，選擇epf10k10lc84-3 作為下載芯片來(lái)實(shí)現(xiàn)模擬仿真。當(dāng)向存儲(chǔ)器寫(xiě)數(shù)據(jù)時(shí)，串行時(shí)鐘線和數(shù)據(jù)線得到圖8所示的仿真波形。 當(dāng)從芯片中讀數(shù)據(jù)時(shí)，串行數(shù)據(jù)線和時(shí)鐘線上得到的仿真波形如圖9。 4結(jié)論 以上介紹了基于i2c總線協(xié)議的at24系列存儲(chǔ) 器數(shù)據(jù)串并轉(zhuǎn)換接口的vhdl設(shè)計(jì)，該接口是針對(duì)8位微處理器而設(shè)計(jì)的。基于fpga技術(shù)的基礎(chǔ)上，把軟件仿真、編譯成功的程序，經(jīng)jtag電纜下載到以上指定的芯片上，用89c51與設(shè)計(jì)的接口進(jìn)行數(shù)據(jù)通信，通過(guò)硬件驗(yàn)證，能實(shí)現(xiàn)它應(yīng)具備的功能，可在通信系統(tǒng)中
量，用一個(gè)進(jìn)程（process）就可以實(shí)現(xiàn)。編程思路是：根據(jù)控制端c0和c1進(jìn)行判斷，如果是寫(xiě)周期，直接將輸入的數(shù)據(jù)相應(yīng)位進(jìn)行異或后輸出；如果是讀周期，先生成伴隨式s，然后判斷s，用case語(yǔ)句執(zhí)行相應(yīng)的輸出。需要強(qiáng)調(diào)的是在不需要輸出的時(shí)候，要把輸出端用高阻封住。 利用這個(gè)edac模塊再輔以簡(jiǎn)單的外圍電路就可以實(shí)現(xiàn)較強(qiáng)的edac功能，可以把這一部分整個(gè)電路都集成到fpga中。 3 仿真結(jié)果 仿真環(huán)境：max+plus ii 10.0。 仿真模擬器件：flex 10k系列，epf10k10lc84-3。 信號(hào)功能說(shuō)明見(jiàn)表3。 表3 仿真信號(hào)說(shuō)明 （1）寫(xiě)周期的仿真 圖2所示仿真圖中，275~500 ns仿真了一個(gè)寫(xiě)周期，數(shù)據(jù)輸入是aa55，而校驗(yàn)位輸出是00，通過(guò)驗(yàn)證是符合上面的設(shè)計(jì)邏輯的。 （2）讀周期的仿真 在讀周期的仿真中，我們模擬了以下四種情況。 ① 正確的讀周期：出現(xiàn)在650~975ns，校驗(yàn)位、數(shù)據(jù)位都是正確值。 ② 數(shù)據(jù)位出現(xiàn)一位錯(cuò)誤：圖2中1.25~1.65 μs模擬了數(shù)據(jù)位產(chǎn)生一位錯(cuò)誤的情況。數(shù)據(jù)正確的情況下應(yīng)該是aa
據(jù)控制端c0和c1進(jìn)行判斷，如果是寫(xiě)周期，直接將輸入的數(shù)據(jù)相應(yīng)位進(jìn)行異或后輸出；如果是讀周期，先生成伴隨式s，然后判斷s，用case語(yǔ)句執(zhí)行相應(yīng)的輸出。需要強(qiáng)調(diào)的是在不需要輸出的時(shí)候，要把輸出端用高阻封住。vhdl源代碼見(jiàn)本刊網(wǎng)絡(luò)補(bǔ)充版（http://www.dpj.com.cn）。 利用這個(gè)edac模塊再輔以簡(jiǎn)單的外圍電路就可以實(shí)現(xiàn)較強(qiáng)的edac功能，可以把這一部分整個(gè)電路都集成到fpga中。3 仿真結(jié)果 仿真環(huán)境：max+plus ii 10.0。 仿真模擬器件：flex 10k系列，epf10k10lc84-3。 信號(hào)功能說(shuō)明見(jiàn)表 3。（1）寫(xiě)周期的仿真 圖 2所示仿真圖中，275~500 ns仿真了一個(gè)寫(xiě)周期，數(shù)據(jù)輸入是aa55，而校驗(yàn)位輸出是00，通過(guò)驗(yàn)證是符合上面的設(shè)計(jì)邏輯的。 （2）讀周期的仿真在讀周期的仿真中，我們模擬了以下四種情況。① 正確的讀周期：出現(xiàn)在650~975ns，校驗(yàn)位、數(shù)據(jù)位都是正確值。② 數(shù)據(jù)位出現(xiàn)一位錯(cuò)誤：圖2中1.25~1.65 μs模擬了數(shù)據(jù)位產(chǎn)生一位錯(cuò)誤的情況。數(shù)據(jù)正確的情況下應(yīng)該是aa55，但現(xiàn)在d8位發(fā)生了錯(cuò)誤，讀入的數(shù)據(jù)變?yōu)閍b55，可以看出數(shù)據(jù)已經(jīng)被自動(dòng)
邪門(mén),10k10在protel中的sch引腳圖與datasheet中的不一樣(見(jiàn)圖)!這真是邪門(mén)了，我用的是protel99，sch的庫(kù)為軟件自帶的“altera asic.ddb/altera user programmable.lib”,其中有“epf10k10lc84-4(84)”的引腳排列，見(jiàn)圖中中間部分。而我在maxplus中選擇的epf10k10lc84-3的引腳排列與其“嚴(yán)重”不同！見(jiàn)圖中上邊緣綠色文字所指示的列。我又到altera網(wǎng)站下載了epf10k10的pin-outs，對(duì)比了一下，與maxplus中的基本相同，見(jiàn)圖中上邊緣綠色文字所指示的列。（粉色文字是表面上不一樣，實(shí)際是復(fù)用口）這是不是說(shuō)明兩個(gè)可能：1、protel錯(cuò)了；2、altera在10k10的生命歷程中改了它的引腳排列。兩種可能都有點(diǎn)不該出現(xiàn)！請(qǐng)見(jiàn)識(shí)多的先學(xué)能消除一下我的困惑。注：標(biāo)注“---xx”，沒(méi)有字母說(shuō)明的引腳是maxplus自動(dòng)分配為輸入輸出的。 * - 本貼最后修改時(shí)間：2006-4-19 17:06:52 修改者：fzww
聯(lián)系人：
聯(lián)系方式：
