EP1S20F780C7
82
BGA780/1613+
全新進(jìn)口原包裝原盒,一手貨源
EP1S20F780C7N
2865
BGA/1608+
特價(jià)特價(jià)全新原裝現(xiàn)貨
EP1S20F780C7
203060
BGA/24+
一站配齊 原盒原包現(xiàn)貨 朱S Q2355605126
EP1S20F780C7
2879
BGA/23+
原裝優(yōu)勢公司現(xiàn)貨
EP1S20F780C7N
85000
FCFBGA780/24+
原裝 低價(jià)優(yōu)勢 配單十年
EP1S20F780C7N
3168
BGA/23+
原裝假一賠十QQ373621633
EP1S20F780C7N
35000
BGA/24+
深圳原裝現(xiàn)貨庫存假一賠十
EP1S20F780C7
5000
-/23+
的XILINXALTERA分銷商原裝長期供貨
EP1S20F780C7
5800
-/2024+
全新原裝,現(xiàn)貨熱賣
EP1S20F780C7
115
BGA/19+
原裝現(xiàn)貨/不原砍我
EP1S20F780C7N
895
BGA/22+
xilinx嵌入式分銷商
EP1S20F780C7
1860
780FBGA/07+
-
EP1S20F780C7
5000
N/A/22+
只做原裝歡迎監(jiān)督
EP1S20F780C7
45
BGA/13+
現(xiàn)貨
EP1S20F780C7
12260
TSSOP/23+
高品質(zhì) 優(yōu)選好芯
EP1S20F780C7
1235
IC FPGA 586 I/O 780FBGA/-
-
EP1S20F780C7
500000
-/22+
行業(yè)低價(jià),代理渠道
EP1S20F780C7
1
BGA/6
原裝
EP1S20F780C7
89986
BGA/25+
原裝認(rèn)證有意請來電或QQ洽談
EP1S20F780C7
3000
1227+/PLCC
原裝現(xiàn)貨
EP1S20F780C7N
FPGA, STRATIX, 20K ELEMENTS, FBGA780...
Altera
EP1S20F780C7NPDF下載
歷史最低報(bào)價(jià):¥9.0000 歷史最高報(bào)價(jià):¥12000.0000 歷史平均報(bào)價(jià):¥1677.9600
的矩陣?yán)奂印@奂忧辶阈盘栍蓵r(shí)序控制器給出,當(dāng)所有的快拍采樣點(diǎn)運(yùn)算都結(jié)束之后,數(shù)據(jù)緩存器輸出累加結(jié)果(即協(xié)方差矩陣的運(yùn)算結(jié)果),同時(shí)控制器送出一個(gè)清零信號,清零121階數(shù)據(jù)緩存器。 2 仿真結(jié)果 可編程邏輯設(shè)計(jì)有許多內(nèi)在規(guī)律可循,其中一項(xiàng)就是面積和速度的平衡與互換原則。面積和速度是一對對立統(tǒng)一的矛盾體,要求一個(gè)設(shè)計(jì)同時(shí)具備設(shè)計(jì)面積最小,運(yùn)行頻率最高,這是不現(xiàn)實(shí)的。于是基于面積優(yōu)先原則和速度優(yōu)先原則,本文分別設(shè)計(jì)了協(xié)方差矩陣的串行處理方案和并行處理方案,并用altera\stratix\ep1s20f780c7進(jìn)行板上調(diào)試。其調(diào)試結(jié)果表明,串行處理方案占用的資源是并行處理方案的1/4,但其運(yùn)算速度卻是后者的11倍。 2.1 串行處理方案仿真結(jié)果 如圖5所示,clk為運(yùn)算的總控制時(shí)鐘;reset為復(fù)位控制信號,高電平有效;rd為讀使能信號,低電平有效;wr為寫使能信號,低電平有效;wr_clk為寫時(shí)鐘信號,上升沿觸發(fā);q_clk為讀時(shí)鐘信號,上升沿觸發(fā);ab_re(31:o)和ab_im(31:o)為乘法器輸出的實(shí)部和虛部。q_t2為矩陣乘累加模塊的同步時(shí)鐘信號;clkll,state(3: