亚洲欧美中文日韩在线v日本,怡红院a∨人人爰人人爽,最近的中文字幕免费完整版

序號元器件名功能描述生產(chǎn)廠商資料下載
DS92LV1021 16-40 MHz 10 Bit Bus LVDS Serializer... NSC DS92LV1021PDF下載
DS92LV1021 16-40 MHz 10 Bit Bus LVDS Serializer... NSC [National Semiconductor] DS92LV1021PDF下載
DS92LV1021A 16-40 MHz 10 Bit Bus LVDS Serializer NSC DS92LV1021APDF下載
DS92LV1021A 16-40 MHz 10 Bit Bus LVDS Serializer NSC [National Semiconductor] DS92LV1021APDF下載
DS92LV1021AMSA 16-40 MHz 10 Bit Bus LVDS Serializer NSC DS92LV1021AMSAPDF下載
DS92LV1021AMSA 16-40 MHz 10 Bit Bus LVDS Serializer NSC [National Semiconductor] DS92LV1021AMSAPDF下載
DS92LV1021TMSA 16-40 MHz 10 Bit Bus LVDS Serializer... NSC DS92LV1021TMSAPDF下載
DS92LV1021TMSA 16-40 MHz 10-Bit Bus LVDS Random Loc... NSC [National Semiconductor] DS92LV1021TMSAPDF下載
DS92LV1021TMSA 16-40 MHz 10-Bit Bus LVDS Random Loc... NSC [National Semiconductor] DS92LV1021TMSAPDF下載
DS92LV1021TMSA 16-40 MHz 10 Bit Bus LVDS Serializer... NSC [National Semiconductor] DS92LV1021TMSAPDF下載

更多>

歷史最低報價：￥0.0000 歷史最高報價：￥0.0000 歷史平均報價：￥0.0000

基于FPGA和LVDS技術的光纜傳輸技術
收端的電源均由測試臺提供，電壓為+9 v。 lvds長線傳輸模塊分為lvds發(fā)送電路和lvds接收電路。lvds發(fā)送電路將從記錄器接收到的并行數(shù)據(jù)進行速度匹配后轉換成lvds串行數(shù)據(jù)流，并通過雙絞線發(fā)送。lvds接收電路將接收到的lvds串行數(shù)據(jù)流還原成并行數(shù)據(jù)進行速度匹配后送至測試臺。 4 硬件設計該系統(tǒng)設計的關鍵部分為lvds的接口設計，由于傳輸數(shù)據(jù)速度很高，因此應按照高速電路的要求進行設計，所有布線應盡量短，傳輸線路阻抗匹配。傳輸模塊發(fā)送端工作時首先由fpga給ds92lv1021的使能端den及tclk-r／f觸發(fā)沿選擇高電平，并向tclk引腳輸出20 mhz的工作時鐘，接著ds92lv1021將從fpga處接收到的ttl并行信號轉換為lvds標準的串行信號，再由do一及do+輸出至clc001驅動器，經(jīng)電光轉換后，由光纜傳輸至接收板電路，并由接收電路的光電轉換器送至clc012，從而補償已衰減的信號，再由ds92lv1212解串器還原出10位并行數(shù)據(jù)及l(fā)位時鐘位。圖2為發(fā)送電路原理圖。傳輸模塊接收端主要由clc012均衡器及ds92lv1212解串器組

最新免费av在线观看,亚洲综合一区成人在线,中文字幕精品无码一区二区三区,中文人妻av高清一区二区,中文字幕乱偷无码av先锋