邏輯門(mén)是數(shù)字電路，可對(duì)一個(gè)或多個(gè)輸入信號(hào)執(zhí)行邏輯運(yùn)算以產(chǎn)生單個(gè)輸出。每種類(lèi)型的 logic gate 都根據(jù)真值表執(zhí)行特定功能。以下是主要 logic gates 的簡(jiǎn)要說(shuō)明：
　　AND：僅當(dāng)所有輸入都為高電平時(shí)，才會(huì)產(chǎn)生高輸出
　　OR：如果至少有一個(gè)輸入為高電平，則產(chǎn)生高輸出
　　NOT：反轉(zhuǎn)輸入的狀態(tài)，產(chǎn)生相反的輸出
　　NAND：僅當(dāng)所有輸入都為高電平時(shí)，才會(huì)產(chǎn)生低輸出
　　NOR：如果至少有一個(gè)輸入為高電平，則產(chǎn)生低輸出
　　XOR：如果輸入不同，則產(chǎn)生高輸出
　　XNOR：如果輸入相等，則產(chǎn)生高輸出
　　QSPICE 邏輯門(mén)必須通電才能正常工作，就像在實(shí)際邏輯電路中一樣。通常，QSPICE logic gate 具有以下引腳，如圖 1 所示：
　　A：門(mén)的第一個(gè)輸入
　　B：門(mén)的第二個(gè)輸入
　　C：門(mén)的第三個(gè)輸入
　　V：用于為柵極供電的引腳
　　G：接地引腳
　　O1：門(mén)的正常輸出
　　O2：柵極的負(fù)（反）輸出　　對(duì)于每個(gè)門(mén)，QSPICE 提供標(biāo)準(zhǔn)模型、具有否定輸出的模型以及具有兩個(gè)輸出的模型。設(shè)計(jì)人員可以選擇最適合仿真的模型，以及必要的輸入數(shù)量（2、3、4、5）。將 logic gate 插入電路圖后，將其引腳連接到電路的其他部分并開(kāi)始仿真。

　　5 輸入 AND 邏輯門(mén)的仿真
　　使用 QSPICE，可以構(gòu)建包含邏輯門(mén)的電路圖，并模擬它們?cè)诓煌瑮l件下的操作。以下示例執(zhí)行 5 輸入 AND 邏輯門(mén)的仿真。根據(jù)以下公式，這五種 logic state 以所有可能的組合進(jìn)行處理，從而產(chǎn)生 32 種不同的配置：
　　　因此，我們創(chuàng)建一個(gè)新項(xiàng)目（參見(jiàn)圖 2 中的電路圖），并從“Behavioral”和“Gates”組中添加邏輯門(mén)“5-Input AND 門(mén)”。定位邏輯門(mén)后，需要定義電路的輸入和輸出以及電源觸點(diǎn)。輸入可以連接到代表邏輯信號(hào)（0 和 1）的方波電壓源。邏輯門(mén)的輸出可以連接到負(fù)載電阻器，可以在負(fù)載電阻器上測(cè)量電壓。五個(gè)信號(hào)發(fā)生器產(chǎn)生電位為 0 V （L） 和 5 V （H） 的方波。分析剛剛創(chuàng)建的系統(tǒng)的邏輯操作，我們可以查看輸入和輸出信號(hào)的波形，從而驗(yàn)證邏輯操作的正確性。如圖所示，生成所有可能的信號(hào)組合，然后將其輸入到邏輯門(mén)的相應(yīng)輸入中。
　　　圖 2：在 AND 邏輯門(mén)中，只有當(dāng)所有輸入都具有高邏輯值時(shí)，輸出才會(huì)假定高邏輯值
　　使用真值表，可以立即讀取兩個(gè)或多個(gè)命題的結(jié)果，從而促進(jìn)邏輯值的計(jì)算。如果 inputs 的數(shù)量增加，則與 output 的 logic state 相關(guān)的最終組合的數(shù)量也會(huì)增加。在這種類(lèi)型的 logic gate 中，根據(jù)下面的真值表，只有當(dāng)所有 inputs 都具有高 logic value時(shí)，output 才假定高 logic value。
　　QSPICE：邏輯門(mén)（第 14 部分）
　　當(dāng)然，您可以測(cè)試 circuit diagram 中 logic gate 的其他配置和 inputs的數(shù)量。請(qǐng)記住，無(wú)論解決方案建模如何，始終只有一個(gè)輸出。
　　在特定溫度下啟動(dòng)風(fēng)扇
　　下一個(gè)示例涉及一種解決方案，當(dāng)環(huán)境溫度（通過(guò)假設(shè)的模擬傳感器測(cè)量）超過(guò)某個(gè)閾值時(shí)，該解決方案涉及打開(kāi)冷卻系統(tǒng)。當(dāng)溫度降至閾值以下時(shí)，相同的冷卻系統(tǒng)（由簡(jiǎn)單電阻器表示）關(guān)閉。該示例不考慮磁滯。如圖 3 所示，該系統(tǒng)由電源系統(tǒng)、負(fù)載驅(qū)動(dòng)電路、溫度傳感器和代表實(shí)際冷卻系統(tǒng)的電氣負(fù)載組成。發(fā)生器 B1 是通過(guò)復(fù)雜的數(shù)學(xué)公式模擬溫度傳感器在 24 小時(shí)內(nèi)記錄的電壓的發(fā)生器。
　　從電路圖中可以看出，來(lái)自溫度傳感器的模擬信號(hào)介于 0 V 和 5 V 之間，進(jìn)入數(shù)字緩沖器的輸入端，將輸出平方為 0 V 或 5 V 的數(shù)字值。通過(guò)這種平方操作，信號(hào)不再具有模擬分量，而只有由兩個(gè)不同的電壓值（0 V 和 5 V）形成的數(shù)字響應(yīng)。為了獲得更好的信號(hào)平方，可以使用 Schmitt 觸發(fā)器。然后，數(shù)字緩沖器的輸出驅(qū)動(dòng)晶體管以控制冷卻系統(tǒng)。該圖顯示了溫度傳感器測(cè)得的信號(hào)電平（紅色圖）和流經(jīng)負(fù)載的電流，完全平方（藍(lán)圖）。
　　
　　圖 3：模擬系統(tǒng)的原理圖由電源、控制電路、溫度傳感器和風(fēng)扇組成
　　組合電路
　　組合電路是包含不同類(lèi)型邏輯門(mén)的數(shù)字邏輯電路。換句話(huà)說(shuō)，不同類(lèi)型的邏輯門(mén)（如 AND、OR、NOT、NAND、NOR、XOR 和 XNOR）組合在一起，以創(chuàng)建執(zhí)行特定操作的邏輯網(wǎng)絡(luò)。它們 output 的 logic state 取決于 inputs 的每個(gè) logic level，根據(jù)精確的條件組合確定最終結(jié)果。這些電路沒(méi)有內(nèi)存，這意味著輸出完全由電流輸入決定，而不是由以前的狀態(tài)決定。有時(shí)，根據(jù)使用的 logic gate 數(shù)量及其互連的復(fù)雜性，會(huì)創(chuàng)建極其復(fù)雜的配置。
　　復(fù)雜性可能會(huì)變得如此之高，以至于需要特殊的數(shù)字仿真器和邏輯分析儀來(lái)分析和求解這些邏輯網(wǎng)絡(luò)。這些工具使我們能夠驗(yàn)證電路的正確功能，識(shí)別任何設(shè)計(jì)錯(cuò)誤并優(yōu)化性能。圖 4 中的邏輯圖顯示了一個(gè)由三個(gè)輸入組成的組合邏輯網(wǎng)絡(luò)，這會(huì)產(chǎn)生 8 種不同的輸入信號(hào)組合。它由一個(gè) NAND 門(mén)、一個(gè) NOR 門(mén)和一個(gè) AND 門(mén)組成。所有可能的輸入信號(hào)的組合產(chǎn)生了以下真值表。
　　該圖顯示了組合電路的輸出如何根據(jù)輸入的不同狀態(tài)而發(fā)生顯著變化。電路中的每個(gè) logic gate 都執(zhí)行一個(gè)特定的功能，有助于整體結(jié)果。例如，NAND 門(mén)僅在其所有輸入都為高電平時(shí)產(chǎn)生低輸出，而 NOR 門(mén)僅在其所有輸入均為低電平時(shí)產(chǎn)生高輸出。另一方面，AND 門(mén)僅在其所有輸入都為高電平時(shí)產(chǎn)生高輸出。
　　
　　圖 4：組合電路
　　分析組合邏輯網(wǎng)絡(luò)需要全面了解邏輯門(mén)之間的交互以及這些交互對(duì)電路輸出的影響。隨著輸入和邏輯門(mén)數(shù)量的增加，復(fù)雜性呈指數(shù)級(jí)增長(zhǎng)，因此高級(jí)設(shè)計(jì)和驗(yàn)證工具必不可少。使用數(shù)字仿真器，可以對(duì)電路在各種場(chǎng)景中的行為進(jìn)行建模，確保它們?cè)谒蓄A(yù)期條件下都能正常工作。組合電路是數(shù)字邏輯的基本組成部分，對(duì)于實(shí)現(xiàn)廣泛的電子應(yīng)用至關(guān)重要。在本例中，輸出始終等于邏輯 0，除非邏輯門(mén)假設(shè)值為 A=0、B=0 和 C=1。