本文檔描述了信號完整性、傳輸線行為的基礎(chǔ)知識，并比較了各種邏輯器件的輸出邊沿速率。它還解釋了傳輸線上反射的原因，并提出了避免反射的有效端接方案。最后，本文還提供了恩智浦產(chǎn)品組合中帶有集成源端接電阻的邏輯器件示例，以實現(xiàn)更好的系統(tǒng)信號完整性。
    簡介：什么是信號完整性？
    在具有高速相互通信的 IC 的電子系統(tǒng)中，信號完整性是確保系統(tǒng)可靠性的重要組成部分。決定信號完整性的關(guān)鍵因素是信號的時序和質(zhì)量。重要的是，以“1”或“0”形式發(fā)送的數(shù)字信號在所需時間被接收為“1”或“0”，以便可以正確采樣和檢測。反射噪聲通常是由阻抗失配、短截線、通孔或其他互連不連續(xù)性造成的。
    輸出邊緣速率比較
    影響信號完整性的重要參數(shù)包括傳播延遲、上升和下降時間以及系統(tǒng)數(shù)字邏輯器件及其模擬開關(guān)的輸入閾值電壓。圖 1 顯示了 NXP、Fairchild 和 Toshiba 驅(qū)動開放式無端接傳輸線的 74VHC08 器件的 IBIS 模型。
       圖1 74VHC08驅(qū)動無端接傳輸線的IBIS模型
    上升沿和下降沿的輸出波形如下圖 2 和圖 3 所示。表 1 和表 2 顯示了相應(yīng)轉(zhuǎn)換速率的上升時間和下降時間。
        圖 2 圖 1 電路的輸出上升沿波形。
    圖 2 圖 1 電路的輸出下降沿波形。
       表1和表2
    可以看出，NXP 的 VHC 邏輯的輸出沿比 Fairchild 和 Toshiba 的 VHC 邏輯的輸出沿更快。通常，NXP 的 VHC 邏輯的輸出上升沿領(lǐng)先 Fairchild 的 VHC 邏輯的輸出上升沿 0.41 ns，領(lǐng)先東芝的 VHC 邏輯的輸出上升沿 0.21 ns。而且，NXP VHC 邏輯的下降輸出沿通常領(lǐng)先 Fairchild VHC 邏輯的下降輸出沿 0.3 ns，領(lǐng)先東芝 VHC 邏輯 0.20 ns。因此，這些競爭對手的 VHC 邏輯可以在系統(tǒng)中替換為 NXP 的 VHC 邏輯，該邏輯具有如上所述，有足夠的時序余量。