SAR ADC是一個非常常見的拓?fù)浣Y(jié)構(gòu)，這是一種在速度、分辨率和功率之間提供了很好平衡的折衷方案。SAR ADC的一個關(guān)鍵優(yōu)勢是幾乎沒有延遲。因此在很多應(yīng)用領(lǐng)域都能看到使用SAR ADC。
    本文將介紹SAR ADC的原理，以及SAR ADC驅(qū)動電路設(shè)計需要注意的一些要點(diǎn)。
    SAR ADC原理
    SAR ADC（Successive Approximation Register），即逐次逼近型ADC。
    如下圖，SAR ADC主要分成四個部分: 采樣保持電路、模擬比較器、SAR逐次逼近寄存器和DAC數(shù)字模擬轉(zhuǎn)換器。

    圖1：SAR ADC的典型拓?fù)浣Y(jié)構(gòu)
    SAR ADC的工作過程主要有兩個階段：采樣階段和轉(zhuǎn)化階段。
    采樣階段：
    在采樣階段，開關(guān)S2斷開，開關(guān)S1閉合，這時對ADC采樣電容C充電。

    圖2：SAR ADC的采樣階段
    轉(zhuǎn)化階段：
    在轉(zhuǎn)化階段，開關(guān)S1斷開，S2閉合。

    圖3：轉(zhuǎn)化階段
    下圖是一個6-bit ADC轉(zhuǎn)換過程：
    采樣電容上的電壓與內(nèi)部DAC通過比較器上的電壓，從高位到低位，逐級比較。
    逐次逼近寄存器在每個時鐘周期向內(nèi)部DAC提供額外的代碼。
    如果采樣電容上的模擬電壓高于內(nèi)部DAC電壓，記為1
    如果采樣電容上的模擬電壓高于內(nèi)部DAC電壓，記為0

    圖4：6-bit ADC的轉(zhuǎn)換過程
    所以，轉(zhuǎn)換時間是轉(zhuǎn)換取決于時鐘頻率和ADC分辨率。上圖示例中，轉(zhuǎn)化需要6個時鐘周期得到結(jié)果。結(jié)束轉(zhuǎn)化之后，大多數(shù)ADC會返回采樣階段。
    SAR ADC驅(qū)動電路設(shè)計
    為什么需要驅(qū)動電路？
    一般情況下，SAR ADC輸入結(jié)構(gòu)為開關(guān)電容采樣電路。而電容的充放電需要足夠的電流來支持。同時由于電容的存在，加上開關(guān)本身的一些片內(nèi)寄生電容，會將一些電荷反向注入電源，稱為電荷注入反沖，從而引起振蕩。

    圖5：開關(guān)電容采樣電路, 電荷注入反沖（圖片ADI）
    如上圖：開關(guān)閉合的時候，采樣；開關(guān)打開的時候，轉(zhuǎn)化。每當(dāng)開關(guān)閉合的時候，電容本身存在的電荷反向注入傳感器，從而引起振蕩。我們需要額外的穩(wěn)定時間來排除這部分干擾。
    為了給SAR ADC供電以及減少電荷反沖的影響。一般我們會在傳感器和SAR ADC之間，添加ADC驅(qū)動電路（放大器）和開關(guān)采樣電容充電RC電路。

    圖6：SAR ADC驅(qū)動電路設(shè)計（圖片ADI）
    開關(guān)采樣電容充電RC電路
    RC起到的作用是減少電荷反沖的影響以及限制寬帶噪聲。這項(xiàng)要求又對放大器選擇和性能構(gòu)成了進(jìn)一步的限制。
    為了選擇合適的RC阻值和容值，我們至少要確保以下兩點(diǎn)：
    第一，確保所選ADC驅(qū)動器和RC電路能切實(shí)驅(qū)動ADC。也就是說RC電路的電阻阻值不能過于大。是否能夠足夠驅(qū)動ADC，由ADC需要的輸入電流大小決定，也就是ADC輸入電阻大小決定。
    第二，確保采樣電容上的電壓盡量接近輸入電壓。在轉(zhuǎn)化階段之前，確保采樣電容上的電壓盡量接近輸入電壓，且穩(wěn)定到所需的分辨率。
    如下圖，在SAR ADC采樣階段，S1關(guān)閉，輸入電壓Vin通過電阻R對采樣電容C充電。采樣電容上的電壓和輸入電壓之間的電壓差應(yīng)小于LSB（最低有效位）的一半。
    圖7：采樣電容上的電壓

    下面我們來看看時間常數(shù)τ的計算。
    采樣電容上的電壓Vc與時間的函數(shù)關(guān)系：
    如果只考慮ADC采樣電路結(jié)構(gòu)，時間常數(shù)t取決于內(nèi)部采樣電容器C和開關(guān)電阻R。時間常數(shù)t等于R乘以C。
    其中FSR為滿量程范圍，N為ADC的位數(shù)。
    對于不同的分辨率，下表顯示了至少需要多少個時間常數(shù)才能保證誤差在1個LSB之內(nèi)。
    比如一個8位ADC，至少要6倍于時間常數(shù)的時間，才能保證誤差在1個LSB之內(nèi)。
    推導(dǎo)計算過程，這里就不展開了，感興趣可以看下面這篇ADI的文章：精密SAR模數(shù)轉(zhuǎn)換器的前端放大器和RC濾波器設(shè)計
    存在外部RC電路的情況下，需要一同考慮外部RC電路和內(nèi)部ADC采樣電路結(jié)構(gòu)中的RC以及存在的其他的寄生阻抗參數(shù)，來計算時間常數(shù)τ。這里就不展開討論。
    為RC電路選擇合適的電阻和電容，可訪問Digi-Key相應(yīng)的產(chǎn)品網(wǎng)頁。
    Digi-Key電阻
    Digi-Key電容
    ADC驅(qū)動電路（放大器）
    驅(qū)動電路（放大器）的選擇，我們需要注意以下兩點(diǎn)：
    放大器應(yīng)支持充電電流并能夠吸收電荷注入反沖。
    該放大器的輸出需要在采樣邊緣的末端完全穩(wěn)定,使得對ADC輸入采樣時不會增加誤差。
    這意味著放大器應(yīng)能提供瞬時電流階躍，對應(yīng)放大器應(yīng)該具有高壓擺率。對這些瞬態(tài)事件提供快速建立響應(yīng)，對應(yīng)放大器應(yīng)該具有高帶寬。
    放大器選型時，可以通過壓擺率和帶寬等參數(shù)進(jìn)行篩選。通過Digi-Key網(wǎng)站，可以方便地根據(jù)參數(shù)選擇合適的放大器。
  

    圖8：Digi-Key網(wǎng)站中放大器參數(shù)選項(xiàng)
    SAR ADC的選擇
    選擇合適的SAR ADC，能大大減少對驅(qū)動電路的要求，簡化驅(qū)動電路設(shè)計難度。大家可以通過Digi-Key網(wǎng)站進(jìn)行快捷地選型。
    Digi-Key SAR ADC
    從SAR ADC驅(qū)動電路設(shè)計的角度考慮，我們需要注意以下兩點(diǎn)：
    長采樣階段
    較長的采樣階段可以降低對驅(qū)動放大器的建立要求，并且允許較低的RC電路截止頻率，這意味著可以使用噪聲較高且/或功率/帶寬較低的放大器?？梢栽赗C電路中使用較大的R值和較小的對應(yīng)C值，減少放大器穩(wěn)定性問題，同時也不會大幅影響失真性能。較大的R值有助于在過壓條件下保護(hù)ADC輸入；同時還能降低放大器中的動態(tài)功耗。
    高輸入阻抗SAR ADC：
    高輸入阻抗的優(yōu)勢在于：在慢速 (<10 kHz) 或直流類信號條件下支持低輸入電流，并且可在高達(dá)100kHz的輸入頻率范圍內(nèi)實(shí)現(xiàn)更好的失真 (THD) 性能。
    我們以ADI AD4000舉例，AD4000支持高阻抗輸入模式，降低的輸入電流需求，能以比傳統(tǒng)SAR高得多的源阻抗來驅(qū)動。這意味著，RC電路中的電阻值可以比傳統(tǒng)SAR設(shè)計大10倍。
    圖9：AD4000高阻抗模式和普通模式對輸入電流的影響（圖片ADI）

    在慢速應(yīng)用中（信號帶寬<10 kHz），高阻抗輸入帶來較低的輸入電流，我們可以用較低截止頻率的RC電路，低功率和帶寬的精密放大器來驅(qū)動ADC，消除了使用專用高速ADC驅(qū)動器的必要性，從而降低功耗、尺寸和成本。
    精密ADC驅(qū)動器設(shè)計工具
    如果你覺得上面SAR ADC驅(qū)動設(shè)計很麻煩，也可以使用ADI精密ADC驅(qū)動器設(shè)計工具。你這樣一來，你就可以根據(jù)不同的參數(shù)來模擬仿真，從而縮短精密ADC驅(qū)動器設(shè)計的時間。

    圖10：ADI 精密ADC驅(qū)動器設(shè)計工具 (圖片ADI)
    本文小結(jié)
    SAR ADC是一個非常常見的拓?fù)浣Y(jié)構(gòu)。驅(qū)動電路設(shè)計往往是SAR ADC設(shè)計的一個難點(diǎn)。理解SAR ADC原理。對于SAR ADC，RC電路、驅(qū)動電路（放大器），我們往往需要放在一起綜合考慮。了解每部分的設(shè)計要點(diǎn)，使用適當(dāng)?shù)墓ぞ撸苁掳牍Ρ丁?