模數(shù)轉(zhuǎn)換器 (ADC) 中的采樣現(xiàn)象會引發(fā)混疊和電容反沖問題，為了解決這些問題，設(shè)計人員使用了濾波器和驅(qū)動放大器，這給他們帶來了一系列挑戰(zhàn)。這使得在中等帶寬應(yīng)用領(lǐng)域?qū)崿F(xiàn)的直流和交流性能成為一項挑戰(zhàn)，設(shè)計人員終不得不犧牲系統(tǒng)目標(biāo)來實現(xiàn)這一目標(biāo)。

本文介紹了連續(xù)時間 sigma-delta (∑-Δ) ADC，它們通過簡化信號鏈從本質(zhì)上顯著解決了采樣問題。它們消除了對抗混疊濾波器和緩沖器的需求，并解決了與附加組件相關(guān)的信號鏈偏移誤差和漂移問題。這些優(yōu)勢縮小了解決方案尺寸，簡化了解決方案設(shè)計，并改善了系統(tǒng)的相位匹配和整體延遲。本文還與離散時間轉(zhuǎn)換器進(jìn)行了比較，并強(qiáng)調(diào)了系統(tǒng)優(yōu)勢以及使用連續(xù)時間 sigma-delta ADC 的限制。

數(shù)據(jù)數(shù)字化涉及采樣和量化兩個基本過程，如圖 1 所示。采樣是步，其中使用采樣將連續(xù)時間變化的模擬信號 x(t) 轉(zhuǎn)換為離散時間信號 x(n)頻率fS。結(jié)果以 1/TS (fS = 1/TS) 的周期均勻分隔。

圖 1. 數(shù)據(jù)采樣。（ Devices）

第二步是量化，它將這些離散時間樣本的值近似為有限可能值之一，并用數(shù)字代碼表示，如圖 1 所示。這種對一組有限值的量化會導(dǎo)致數(shù)字化錯誤，稱為量化噪聲。

采樣過程還會導(dǎo)致混疊，在混疊中我們會看到輸入信號的折返及其在采樣和保持時鐘頻率附近的諧波。奈奎斯特準(zhǔn)則要求采樣頻率至少是信號中包含的頻率的兩倍。如果采樣頻率小于模擬信號頻率的兩倍，就會發(fā)生混疊現(xiàn)象。

為了理解混疊在時域和頻域中的影響，首先考慮如圖 2 所示采樣的單音正弦波的時域表示的情況。在此示例中，采樣頻率 fS 不是至少 2fa，但僅略高于模擬輸入頻率 fa，因此不符合奈奎斯特準(zhǔn)則。請注意，實際樣本的模式會在等于 fS – fa 的較低頻率下產(chǎn)生混疊正弦波。

圖 2. 混疊：時域中的表示。（ Devices）

圖 3. 混疊：頻域表示。（ Devices）

這種情況的相應(yīng)頻域表示如圖 3 所示。

奈奎斯特帶寬定義為從直流到 fS/2 的頻譜。頻譜被分成無數(shù)個奈奎斯特區(qū)，每個區(qū)的寬度等于 0.5fS。實際上，理想的采樣器被 ADC 和 FFT 處理器所取代。FFT處理器只提供從dc到fS/2的輸出；即，出現(xiàn)在個奈奎斯特區(qū)的信號或別名。

考慮由理想脈沖采樣器以頻率 fS 采樣的頻率為 fa 的單頻正弦波的情況（見圖 1）。還假設(shè) fS > 2fa。采樣器的頻域輸出顯示原始信號在每個 fS 倍數(shù)附近的混疊或圖像；也就是說，頻率等于 | ± KfS ± fa|，K = 1、2、3、4，依此類推。

現(xiàn)在考慮圖 3 中奈奎斯特區(qū)之外的信號情況。信號頻率僅略低于采樣頻率，對應(yīng)于圖 2 中時域表示中所示的情況。請注意，即使信號在奈奎斯特區(qū)外，其鏡像（或別名）fS – fa 落在奈奎斯特區(qū)內(nèi)。回到圖 3，很明顯，如果不需要的信號出現(xiàn)在 fa 的任何鏡像頻率上，它也會出現(xiàn)在 fa 上，從而在奈奎斯特區(qū)產(chǎn)生寄生頻率分量。

對于高性能應(yīng)用，系統(tǒng)設(shè)計人員需要解決采樣過程中產(chǎn)生的量化噪聲、混疊和開關(guān)電容器輸入采樣問題。兩種類型的精密 ADC——即工業(yè)上可用的逐次逼近寄存器 (SAR) 和 sigma-delta ADC——都是使用基于開關(guān)電容器的采樣技術(shù)設(shè)計的。

在理想的奈奎斯特 ADC 中，ADC 的 LSB 大小將決定在進(jìn)行模數(shù)轉(zhuǎn)換時添加到輸入的量化噪聲。這種量化噪聲分布在 fS/2 的帶寬上。為了對抗量化噪聲，種技術(shù)是過采樣，它以比奈奎斯特頻率高得多的速率對輸入信號進(jìn)行采樣，以提高信噪比 (SNR) 和分辨率 (ENOB)。在過采樣中，采樣頻率被選擇為奈奎斯特頻率的 N 倍 (2 × fIN)，因此相同的量化噪聲現(xiàn)在必須分布在奈奎斯特頻率的 N 倍上。這也放寬了對抗混疊濾波器的要求。過采樣率 (OSR) 定義為 fS/2fIN，其中 fIN 是感興趣的信號帶寬。作為一般準(zhǔn)則，將 ADC 過采樣四倍可提供額外一位分辨率，或動態(tài)范圍增加 6 dB。增加過采樣率會導(dǎo)致整體噪聲降低，并且過采樣帶來的動態(tài)范圍 (DR) 改進(jìn)為 ΔDR = 10log10 OSR（以 dB 為單位）。

過采樣固有地與集成數(shù)字濾波器和抽取功能一起使用和實現(xiàn)。Σ-Δ ADC 中的基本過采樣調(diào)制器對量化噪聲進(jìn)行整形，使其大部分發(fā)生在感興趣的帶寬之外，從而導(dǎo)致低頻的整體動態(tài)范圍增加，如圖 4 所示。數(shù)字低通濾波器 (LPF) ) 然后去除感興趣帶寬之外的量化噪聲，抽取器將輸出數(shù)據(jù)速率降低回奈奎斯特速率。

圖 4. 過采樣示例。（ Devices）

噪聲整形是另一種減少量化噪聲的技術(shù)。在 sigma-delta ADC 中，在環(huán)路濾波器之后的環(huán)路內(nèi)使用低分辨率量化器（一位到五位）。DAC 用作反饋以從輸入中減去量化信號，如圖 5 所示。

圖 5. 噪聲整形。（ Devices）

積分器將不斷累加量化誤差，從而將量化噪聲整形為更高的頻率，然后可以使用數(shù)字濾波器對其進(jìn)行過濾。圖 6 顯示了典型 sigma-delta ADC 輸出 x[n] 的功率譜密度 (PSD)。噪聲整形斜率取決于環(huán)路濾波器 H(z) 的階數(shù)（見圖 11），為 (20 × n) dB/decade，其中 n 是環(huán)路濾波器的階數(shù)。Σ-Δ ADC 通過噪聲整形和過采樣的組合實現(xiàn)帶內(nèi)高分辨率。帶內(nèi)帶寬等于 fODR/2（ODR 代表輸出數(shù)據(jù)速率）。通過增加環(huán)路濾波器的階數(shù)或增加過采樣率可以獲得更高的分辨率。

圖 6. 過采樣和噪聲整形圖。（ Devices）

為了對抗高性能應(yīng)用中的混疊，使用更高階的抗混疊濾波器來避免任何數(shù)量的折返?？够殳B濾波器是一種低通濾波器，它對輸入信號進(jìn)行頻帶限制，并確保信號中沒有超出可以折返的感興趣帶寬的頻率分量。濾波器性能將取決于帶外信號與 fS/2 的接近程度，以及所需的衰減量。

對于 SAR ADC，輸入信號 BW 和采樣頻率之間的差距并不大，因此我們需要一個更高階的濾波器，這需要一個復(fù)雜的、更高階的濾波器設(shè)計，具有更大的功率和更多的失真。例如，如果 200 kSPS 采樣速度的 SAR 具有 100 kHz 的輸入帶寬，則抗混疊濾波器將需要拒絕 >100 kHz 的輸入信號以確保沒有混疊。這需要非常高階的濾波器。圖 7 顯示了陡峭的曲線需求。

圖 7. 別名要求。（ Devices）

如果選擇 400 kSPS 的采樣速度來放寬濾波器階數(shù)，則需要抑制 >300 kHz 輸入頻率。提高采樣速度會增加功率，如果是雙倍速度，功率也會增加一倍。以功耗為代價的進(jìn)一步過采樣將進(jìn)一步放寬抗混疊濾波器的要求，因為采樣頻率遠(yuǎn)高于輸入帶寬。

在 sigma-delta ADC 中，輸入在高得多的 OSR 下進(jìn)行過采樣，因此由于采樣頻率遠(yuǎn)高于輸入帶寬，因此放寬了抗混疊濾波器要求，如圖 8 所示。

圖 8. Σ-Δ 中的抗混疊濾波器要求。（ Devices）

圖 9 給出了 SAR 和離散時間 sigma-delta (DTSD) 架構(gòu)的 AAF 復(fù)雜性的概念。如果我們采用 100 kHz 的 –3 dB 輸入帶寬以在采樣頻率 fS 下實現(xiàn) 102 dB 衰減，則 DTSD ADC 將需要一個二階抗混疊濾波器，而在 fS 下獲得相同的衰減將需要一個五階濾波器，使用SAR 模數(shù)轉(zhuǎn)換器。

對于連續(xù)時間 sigma-delta (CTSD) ADC，衰減是固有的，因此我們不需要任何抗混疊濾波器。

圖 9. 各種架構(gòu)的 AAF 過濾器要求。（ Devices）

這些濾波器可能是系統(tǒng)設(shè)計人員的痛點，他們必須針對它們在感興趣的頻帶中提供的衰減來優(yōu)化它們，并提供盡可能多的抑制。它們還會給系統(tǒng)增加許多其他誤差，例如偏移、增益、相位誤差和噪聲，從而降低其性能。

此外，高性能 ADC 本質(zhì)上是差分的，因此我們需要兩倍數(shù)量的無源元件。為了在多通道應(yīng)用中獲得更好的相位匹配，信號鏈中的所有組件都必須匹配良好。因此，需要具有更嚴(yán)格公差的組件。

開關(guān)電容器輸入采樣依賴于采樣輸入到電容器的建立時間，當(dāng)采樣開關(guān)打開/關(guān)閉時，會產(chǎn)生充電/放電瞬態(tài)電流的需求。這稱為輸入反沖，需要能夠支持這些瞬態(tài)電流的輸入驅(qū)動放大器。此外，輸入需要在采樣時間結(jié)束時穩(wěn)定下來，采樣輸入的精度決定了 ADC 的性能，這意味著驅(qū)動放大器需要在反沖事件后快速穩(wěn)定下來。這導(dǎo)致需要能夠支持快速建立并吸收開關(guān)電容器操作的反沖的高帶寬驅(qū)動器。在開關(guān)電容器輸入中，只要采樣開啟，驅(qū)動器就必須立即為保持電容器提供電荷。只有驅(qū)動器具有足夠的帶寬能力，才能及時提供這種突然的電流激增。由于開關(guān)的寄生效應(yīng)，采樣時會在驅(qū)動器上產(chǎn)生反沖。如果反沖在下采樣之前沒有解決，將導(dǎo)致采樣錯誤，從而破壞 ADC 輸入。

圖 10. 采樣反沖。（ Devices）

圖 10 顯示了 DTSD ADC 上的反沖。例如，如果采樣頻率為 24 MHz，則數(shù)據(jù)信號需要在 41 ns 內(nèi)穩(wěn)定下來。由于基準(zhǔn)也是一個開關(guān)電容輸入，因此基準(zhǔn)輸入引腳上也需要一個高帶寬緩沖器。這些輸入信號和參考緩沖器會增加噪聲并降低信號鏈的整體性能。此外，來自輸入信號驅(qū)動器的失真分量（S&H 頻率附近）進(jìn)一步增加了抗混疊要求。此外，對于開關(guān)電容輸入，采樣速度的變化將導(dǎo)致輸入電流變化。這可能導(dǎo)致系統(tǒng)重新調(diào)整，以減少在驅(qū)動 ADC 時驅(qū)動器或前級中產(chǎn)生的增益誤差。

連續(xù)時間 Sigma-Delta ADC

CTSD ADC 是一種替代的 sigma-delta ADC 架構(gòu)，它利用了過采樣和噪聲整形等原理，但它具有實現(xiàn)采樣操作的替代方法，可帶來顯著的系統(tǒng)優(yōu)勢。

圖 11 顯示了 DTSD 架構(gòu)和 CTSD 架構(gòu)的比較。正如我們在 DTSD 架構(gòu)中看到的，輸入在循環(huán)之前被采樣。環(huán)路濾波器 H(z) 在時間上是離散的，并使用開關(guān)電容積分器實現(xiàn)。反饋 DAC 也是基于開關(guān)電容器的。由于在輸入端進(jìn)行采樣，這將導(dǎo)致 f S出現(xiàn)混疊問題，因此在對輸入進(jìn)行采樣之前需要一個額外的抗混疊濾波器。

圖 11. 離散時間和連續(xù)時間模塊原理圖。（ Devices）

CTSD 在輸入端沒有采樣器。相反，它是在循環(huán)內(nèi)的量化器處采樣的。環(huán)路濾波器現(xiàn)在是使用連續(xù)時間積分器的連續(xù)時間，反饋 DAC 也是如此。與整形的量化類似，采樣引起的混疊也會整形。這導(dǎo)致了幾乎非采樣的 ADC，形成了自己的一類。

CTSD 的采樣頻率是固定的，這與 DTSD 不同，在 DTSD 中，調(diào)制器的采樣頻率可以輕松調(diào)整。此外，眾所周知，CTSD ADC 對抖動的容忍度低于開關(guān)電容器等效物。現(xiàn)成的晶體或 CMOS 振蕩器在本地為 ADC 提供低抖動時鐘，這有助于避免通過隔離傳輸?shù)投秳訒r鐘并降低 EMC。

CTSD 的兩個主要優(yōu)勢是固有的混疊抑制以及信號和參考的電阻輸入。

在循環(huán)內(nèi)移動量化器會導(dǎo)致固有的混疊抑制。如圖 12 所示，輸入信號在采樣之前通過環(huán)路濾波器，在量化器處引入的折返（混疊）誤差也經(jīng)過該濾波器。信號和混疊誤差將看到與 sigma-delta 環(huán)路相同的噪聲傳遞函數(shù)，并且兩者將具有與 sigma-delta 架構(gòu)中的量化噪聲相似的噪聲整形。因此，CTSD 環(huán)路的頻率響應(yīng)自然會拒絕采樣頻率整數(shù)倍附近的輸入信號，充當(dāng)抗混疊濾波器。

圖 12. CTSD 調(diào)制器的頻率響應(yīng)。（ Devices）

在信號和參考輸入上具有電阻輸入使其比采樣保持配置更容易驅(qū)動。使用恒定的電阻輸入，沒有反沖，驅(qū)動器可以完全移除。輸入無失真，如圖 13 所示。并且由于輸入電阻恒定，因此也消除了系統(tǒng)因增益誤差而重新調(diào)整的情況。

圖 13. CTSD 的輸入穩(wěn)定。（ Devices）

即使 ADC 具有單極性電源，模擬輸入也可以是雙極性的。這可以消除從雙極前端到 ADC 的電平轉(zhuǎn)換需求。ADC 的直流性能可能與輸入電阻器現(xiàn)在具有輸入共模相關(guān)電流以及輸入電流不同。

參考負(fù)載也是電阻性的，這減少了開關(guān)反沖，因此不需要單獨的參考緩沖器。用于低通濾波器的電阻器可以在片上制作，以便它可以與片上電阻負(fù)載一起跟蹤（因為它們可能是相同的材料），以減少增益誤差溫度漂移。

CTSD 架構(gòu)并不新鮮，但工業(yè)和儀器儀表市場的大趨勢要求在更高帶寬下實現(xiàn)直流和交流精密性能。此外，客戶更喜歡能夠滿足他們大多數(shù)解決方案的單一平臺設(shè)計，以縮短上市時間。

由于與其他類型的 ADC 相比具有許多優(yōu)勢，CTSD 架構(gòu)已成為從高性能音頻到蜂窩手機(jī)射頻前端的廣泛應(yīng)用的選擇。好處包括更易于集成和低功耗，而且可能更重要的是，因為使用 CTSD 解決了許多重要的系統(tǒng)級問題。由于一些技術(shù)缺陷，CTSD 的使用以前僅限于相對音頻/帶寬和較低的動態(tài)范圍。因此，逐次逼近型ADC和過采樣DTSD轉(zhuǎn)換器等高性能奈奎斯特速率轉(zhuǎn)換器已成為精密、高性能/中等帶寬應(yīng)用的主流解決方案。

然而，近的技術(shù)突破已經(jīng)能夠克服許多限制。例如，AD7134 Analog Devices 的 ADC 支持基于 CTSD 的高精度直流至 400 kHz 帶寬 ADC，可實現(xiàn)更高的性能規(guī)格，同時提供直流精度，進(jìn)而能夠解決高性能儀器應(yīng)用中的許多重要系統(tǒng)級問題。AD7134 還集成了一個異步采樣率轉(zhuǎn)換器 (ASRC)，以源自 CTSD 固定采樣速度的可變數(shù)據(jù)速率提供數(shù)據(jù)。輸出數(shù)據(jù)速率可以獨立于調(diào)制器采樣頻率，并且可以使 CTSD ADC 成功用于不同粒度的吞吐量。在粒度級別更改輸出數(shù)據(jù)速率的靈活性還使用戶能夠使用相干采樣。

固有的混疊抑制消除了對抗混疊濾波器的需求，從而減少了組件數(shù)量并縮小了解決方案尺寸。更重要的是，隨著抗混疊濾波器而來的性能問題（例如壓降、偏移、增益和相位誤差等誤差以及系統(tǒng)中的噪聲）不再存在。根據(jù)所需的抑制，抗混疊濾波器還會顯著增加信號鏈中的整體延遲。移除濾波器可完全消除這種延遲，從而在嘈雜的數(shù)字控制環(huán)路應(yīng)用中實現(xiàn)轉(zhuǎn)換。

在系統(tǒng)級沒有抗混疊濾波器的情況下，多通道系統(tǒng)中的相位匹配可以得到極大改善。這在要求低通道間不匹配的應(yīng)用中特別有用，例如振動監(jiān)測、功率測量、數(shù)據(jù)采集模塊和聲納。由于其固有的過濾作用，CTSD ADC 也不受系統(tǒng)級以及來自 IC 本身內(nèi)部的任何類型的干擾的影響。在 DTSD ADC 和 SAR ADC 中，必須小心謹(jǐn)慎，以便在 ADC 采樣時減少干擾。此外，由于固有的濾波作用，電源線不會受到干擾。通過恒定電阻模擬輸入和參考輸入，驅(qū)動器要求也可以完全消除。同樣，這解決了性能問題，例如偏移、增益等錯誤，

由于設(shè)計元素的數(shù)量顯著減少，實現(xiàn)性能的努力非常小。這樣可以縮短設(shè)計時間，加快客戶上市時間，簡化 BOM 管理并提高可靠性。移除抗混疊濾波器、驅(qū)動器和參考緩沖器將顯著減少系統(tǒng)板面積。儀表放大器可用于直接驅(qū)動 ADC。例如，對于 AD7134，由于它是僅差分輸入的 ADC，差分儀表放大器如LTC6373可以用作驅(qū)動程序。圖 14 中的比較顯示了基于離散時間的信號鏈和基于連續(xù)時間的信號鏈的信號鏈。我們的實驗表明，與等效的基于離散時間的信號鏈相比，面積節(jié)省了 70%，使其成為高密度多通道應(yīng)用的選擇。

總之，這種方法顯著減小了系統(tǒng)尺寸，簡化了信號鏈設(shè)計，使系統(tǒng)更加穩(wěn)健，并通過簡單的設(shè)計縮短了整體上市時間，而無需犧牲精密儀器應(yīng)用所需的任何性能參數(shù)。

圖 14. 基于離散時間（左）和基于連續(xù)時間（右）的信號鏈比較。（ Devices）

圖 15. 離散時間和連續(xù)時間信號鏈的大小比較。（ Devices）