快速響應FSK控制環(huán)路系統(tǒng)的模擬前端

單且響應速度快的調制方案。 原理圖設計及器件選型圖2為模擬前端的結構框圖和主要組件，該設計中的adc有兩個功能：數字化輸入信號、利用adc輸出控制pll。這種方法可減少元器件數目，縮小環(huán)路延遲時間，從而簡化設計。這里，輸入信號通過兩個12 位adc max176進行數字化處理。使用adc控制pll時需要正確選擇pll，并不是所有pll都適合該設計。這里選用motorola的mc145151 pll，因為該器件允許以并行方式裝載控制數據。mc145151也工作在設計頻率范圍內：12.0mhz至12.5mhz。選擇1mhz晶振用于mc145151 pll，divide-by-r配置為000 (divide-by-8)。得到的pll步長是125khz (1mhz / 8 = 125khz)。pll 的divide-by-n設置為00000001100xxx。divide-by-n設置為5個數值中的一個(最后三位由adc的數字輸出設置)。得到的5個數值是96、97、98、99和100。 本設計使用minicircuits pos-25 vco，因為它在12.0mhz至12.5mhz范