發(fā)射極耦合邏輯的基礎(chǔ)知識(shí)
出處：維庫(kù)電子市場(chǎng)網(wǎng) 發(fā)布于：2024-12-25 10:42:02 | 391 次閱讀
發(fā)射極耦合邏輯 (ECL) 是基于 BJT 的邏輯系列，通常被認(rèn)為是最快的可用邏輯。 ECL通過采用相對(duì)較小的電壓擺幅并防止晶體管進(jìn)入飽和區(qū)來(lái)實(shí)現(xiàn)高速運(yùn)行。在 20 世紀(jì) 60 年代末，當(dāng)標(biāo)準(zhǔn) TTL 系列提供 20 ns 柵極延遲，而 CMOS 4000 系列的延遲為 100 ns 或更多時(shí)，ECL 提供的延遲僅為 1 ns，令人難以置信！
本文將回顧基本 ECL 反相器/緩沖器的操作，然后我們將了解該邏輯系列的一些最重要的特性。
發(fā)射極耦合邏輯
假設(shè) $$V_{in}$$ 為邏輯高電平 (4.4 V)，因此 Q1 的發(fā)射極電壓約為 4.4-0.6=3.8 V。因此，Q2 的基極-發(fā)射極電壓將為 0.2 V。發(fā)射極電壓不足以開啟 Q2。因此，電阻器 R2 將把 Q2 的集電極上拉至 Vcc=5V。
為了計(jì)算集電極電壓$$V_{c1}$$，我們應(yīng)該注意流經(jīng)R3的電流，即$$\tfrac{3.8V}{1.3k \Omega}=2.92mA$$，將流經(jīng)Q1 。因此，我們得到$$V_{c1} = 5V-300Ω\times 2.92mA=4.12V$$（為了簡(jiǎn)化計(jì)算，我們假設(shè)集電極電流等于發(fā)射極電流）。射極跟隨器 Q3 和 Q4 將充當(dāng)緩沖器，將 Q1 和 Q2 的（直流電平轉(zhuǎn)換）集電極電壓傳遞到 ECL 門的最終輸出 $$V_{out-}$$ 和 $$V_{out+}$ $。假設(shè) Q3 和 Q4 的基極-發(fā)射極電壓為 0.6V，我們得到 $$V_{out+}$$=4.4V 和 $$V_{out-}$$=3.52V。如您所見，將邏輯高電平應(yīng)用于輸入會(huì)在 $$V_{out+}$$ 處產(chǎn)生邏輯高電平，并且在 $$V_{out-}$$ 處產(chǎn)生非常接近定義的邏輯低電平 (3.6 V) 的電壓電平。因此，圖 1 的電路用作反相器/緩沖器。
如果我們將邏輯低電壓（3.6V）施加到柵極的輸入，Q2 將導(dǎo)通，Q1 將截止。這將導(dǎo)致 $$V_{out-}$$ 處的邏輯高電平和非常接近 $$V_{out+}$$ 處的邏輯低電平 (3.61 V) 的電壓電平。
現(xiàn)在您已經(jīng)熟悉了 ECL 反相器/緩沖器，您應(yīng)該能夠驗(yàn)證圖 2 的電路是否實(shí)現(xiàn)了 a 和 b 的 OR 函數(shù)或 a 和 b 的 NOR 函數(shù)，具體取決于正負(fù)輸出的方式被使用。
低電壓擺幅
正如您所看到的，ECL 門的邏輯高電平和低電平之間的電壓差遠(yuǎn)小于CMOS 或 TTL 邏輯門的電壓差。這種低電壓差減少了從邏輯高電平轉(zhuǎn)換到邏輯低電平或反之亦然所需的時(shí)間。因此，ECL 邏輯可提供更高頻率的操作。
避免飽和
除了邏輯電平之間的低電壓差之外，還有另一種機(jī)制對(duì) ECL 門的高速運(yùn)行有顯著貢獻(xiàn)。訣竅是防止雙極晶體管進(jìn)入飽和區(qū)。關(guān)閉飽和雙極晶體管需要去除或重新組合晶體管基極區(qū)中產(chǎn)生的一些載流子。
如果我們對(duì)飽和 BJT 的輸入應(yīng)用從高到低的轉(zhuǎn)換，則晶體管輸出不會(huì)改變，直到基極中的電荷被移除。這會(huì)給用作開關(guān)的 BJT 的操作帶來(lái)額外的延遲，稱為存儲(chǔ)時(shí)間。經(jīng)過存儲(chǔ)時(shí)間后，晶體管脫離飽和狀態(tài)，晶體管的輸出開始響應(yīng)輸入。
如果選擇適當(dāng)?shù)碾娮柚担珽CL 邏輯可防止晶體管進(jìn)入飽和狀態(tài)。例如，在圖1中，選擇R1、R2和R3，使得Q1和Q2的集電極電壓不能小于約4.1V?；谏鲜鲇懻摚琎1和Q2的最大發(fā)射極電壓約為3.8V因此，這兩個(gè)晶體管的集電極-發(fā)射極電壓始終大于$$V_{C(min)}-V_{E(max)}$$=4.1 V-3.8 V=0.3。 V。這比集電極-發(fā)射極飽和電壓大，約為 0.2V。因此，Q1和Q2不能進(jìn)入飽和區(qū)。
如上所述，ECL 通過正確選擇電阻值來(lái)避免存儲(chǔ)時(shí)間問題。由于存儲(chǔ)時(shí)間可能占其他邏輯系列中傳播延遲的很大一部分，因此有幾種其他方法可以減少這種不良影響。
正向參考 ECL
值得一提的是，舊的 ECL 系列使用負(fù)電源電壓，如圖 3 所示。這就是為什么圖 1 等使用正電源電壓的 ECL 門被稱為正參考 ECL 或 PECL（發(fā)音為“peckle”）。 ”）。
抗噪聲能力是早期 ECL 門使用負(fù)電源的主要原因。正如對(duì) ECL 反相器/緩沖器的分析所示，ECL 門的輸出電壓取決于 $$V_{CC}$$ 的值。例如，邏輯高電平等于$$V_{CC}-V_{BE}$$，其中$$V_{BE}$$是發(fā)射極跟隨器的基極-發(fā)射極壓降。邏輯低電平為$$V_{CC}-V_{BE}-V_{gate}$$，其中$$V_{gate}$$是邏輯高電平和低電平之間的電壓差，由電阻器。因此，$$V_{CC}$$ 上的任何噪聲都會(huì)直接影響 ECL 門的輸出電壓。
通常，實(shí)現(xiàn)穩(wěn)定的低噪聲接地節(jié)點(diǎn)比穩(wěn)定的低噪聲電源電壓更容易。早期的 ECL 系列使用負(fù)電源，并使用接地作為柵極輸出電壓的參考；這帶來(lái)了更好的抗噪能力。然而，PECL 變得流行是因?yàn)樗菀着c其他邏輯系列（例如 TTL）連接。
如果使用負(fù)電源，則需要在整個(gè)設(shè)計(jì)的基于 ECL 的部分分配干凈的接地。使用正參考 ECL 時(shí)，同樣的考慮因素也應(yīng)適用于電源分配。例如，如果系統(tǒng)中同時(shí)使用 TTL 和 ECL，建議為兩個(gè)邏輯系列使用單獨(dú)的電源層，以便 TTL 開關(guān)瞬變不會(huì)影響 ECL 操作。
功耗
在圖 1 中，我們看到改變輸入的邏輯狀態(tài)會(huì)使電流流過 Q1 或 Q2。然而，應(yīng)該注意的是，流過 Q1 和 Q2 的總電流對(duì)于邏輯高輸入和邏輯低輸入幾乎相同。因此，ECL 電路第一級(jí)的功耗幾乎恒定。
在電壓轉(zhuǎn)換期間，CMOS 邏輯門會(huì)引起電源電壓的瞬態(tài)干擾。 ECL 的一個(gè)主要優(yōu)點(diǎn)是輸入級(jí)（即 Q1 和 Q2）的電流控制行為不會(huì)像 CMOS 開關(guān)那樣引起干擾。
然而，這種噪聲性能是以消耗更多靜態(tài)功耗為代價(jià)實(shí)現(xiàn)的。請(qǐng)注意，CMOS 柵極僅在電壓轉(zhuǎn)換期間消耗功率，而 Q1 和 Q2 形成的差分對(duì)（見圖 1）幾乎總是從 $$\tfrac{4V}{1.3k \Omega} \approx 3mA$$ 汲取功率。 $V_{CC}$$。
低于 20 MHz 時(shí)，ECL 比 CMOS 消耗更多的電源電流，但當(dāng)頻率超過該頻率時(shí)，ECL 會(huì)變得更加高效。這就是為什么 ECL 是高頻時(shí)鐘分配的有吸引力的解決方案。
最后要注意的是，射極跟隨器（見圖 1）必須提供大輸出電流來(lái)為負(fù)載電容充電，因此它們可能會(huì)導(dǎo)致電源電壓出現(xiàn)顯著的瞬態(tài)偏差。因此，在某些情況下，建議使用兩條單??獨(dú)的電源線：一根用于輸入級(jí)，一根用于射極跟隨器。這可以防止射極跟隨器產(chǎn)生的電源干擾污染ECL差分對(duì)。
本文將回顧基本 ECL 反相器/緩沖器的操作，然后我們將了解該邏輯系列的一些最重要的特性。
發(fā)射極耦合邏輯
發(fā)射極耦合邏輯是高速雙極邏輯系列。為了熟悉這個(gè)邏輯，讓我們檢查一下如圖 1 所示的 ECL 反相器/緩沖器。在該圖中，$$V_{in}$$ 是門的輸入，$$V_{out-}$$ 是門的輸入。 $$V_{in}$$ 和 $$V_{out+}$$ 的反轉(zhuǎn)版本是 $$V_{out-}$$ 的補(bǔ)集。在此特定示例中，$$V_{out+}$$ 可以被視為輸入的緩沖版本。此外，$$V_{BB}$$是合適的電壓（圖1中的4V）。我們將邏輯高電平和邏輯低電平分別定義為 4.4 V 和 3.6 V，并檢查圖 1 中電路的工作情況。
假設(shè) $$V_{in}$$ 為邏輯高電平 (4.4 V)，因此 Q1 的發(fā)射極電壓約為 4.4-0.6=3.8 V。因此，Q2 的基極-發(fā)射極電壓將為 0.2 V。發(fā)射極電壓不足以開啟 Q2。因此，電阻器 R2 將把 Q2 的集電極上拉至 Vcc=5V。
為了計(jì)算集電極電壓$$V_{c1}$$，我們應(yīng)該注意流經(jīng)R3的電流，即$$\tfrac{3.8V}{1.3k \Omega}=2.92mA$$，將流經(jīng)Q1 。因此，我們得到$$V_{c1} = 5V-300Ω\times 2.92mA=4.12V$$（為了簡(jiǎn)化計(jì)算，我們假設(shè)集電極電流等于發(fā)射極電流）。射極跟隨器 Q3 和 Q4 將充當(dāng)緩沖器，將 Q1 和 Q2 的（直流電平轉(zhuǎn)換）集電極電壓傳遞到 ECL 門的最終輸出 $$V_{out-}$$ 和 $$V_{out+}$ $。假設(shè) Q3 和 Q4 的基極-發(fā)射極電壓為 0.6V，我們得到 $$V_{out+}$$=4.4V 和 $$V_{out-}$$=3.52V。如您所見，將邏輯高電平應(yīng)用于輸入會(huì)在 $$V_{out+}$$ 處產(chǎn)生邏輯高電平，并且在 $$V_{out-}$$ 處產(chǎn)生非常接近定義的邏輯低電平 (3.6 V) 的電壓電平。因此，圖 1 的電路用作反相器/緩沖器。
如果我們將邏輯低電壓（3.6V）施加到柵極的輸入，Q2 將導(dǎo)通，Q1 將截止。這將導(dǎo)致 $$V_{out-}$$ 處的邏輯高電平和非常接近 $$V_{out+}$$ 處的邏輯低電平 (3.61 V) 的電壓電平。
現(xiàn)在您已經(jīng)熟悉了 ECL 反相器/緩沖器，您應(yīng)該能夠驗(yàn)證圖 2 的電路是否實(shí)現(xiàn)了 a 和 b 的 OR 函數(shù)或 a 和 b 的 NOR 函數(shù)，具體取決于正負(fù)輸出的方式被使用。
低電壓擺幅正如您所看到的，ECL 門的邏輯高電平和低電平之間的電壓差遠(yuǎn)小于CMOS 或 TTL 邏輯門的電壓差。這種低電壓差減少了從邏輯高電平轉(zhuǎn)換到邏輯低電平或反之亦然所需的時(shí)間。因此，ECL 邏輯可提供更高頻率的操作。
避免飽和
除了邏輯電平之間的低電壓差之外，還有另一種機(jī)制對(duì) ECL 門的高速運(yùn)行有顯著貢獻(xiàn)。訣竅是防止雙極晶體管進(jìn)入飽和區(qū)。關(guān)閉飽和雙極晶體管需要去除或重新組合晶體管基極區(qū)中產(chǎn)生的一些載流子。
如果我們對(duì)飽和 BJT 的輸入應(yīng)用從高到低的轉(zhuǎn)換，則晶體管輸出不會(huì)改變，直到基極中的電荷被移除。這會(huì)給用作開關(guān)的 BJT 的操作帶來(lái)額外的延遲，稱為存儲(chǔ)時(shí)間。經(jīng)過存儲(chǔ)時(shí)間后，晶體管脫離飽和狀態(tài)，晶體管的輸出開始響應(yīng)輸入。
如果選擇適當(dāng)?shù)碾娮柚担珽CL 邏輯可防止晶體管進(jìn)入飽和狀態(tài)。例如，在圖1中，選擇R1、R2和R3，使得Q1和Q2的集電極電壓不能小于約4.1V?；谏鲜鲇懻摚琎1和Q2的最大發(fā)射極電壓約為3.8V因此，這兩個(gè)晶體管的集電極-發(fā)射極電壓始終大于$$V_{C(min)}-V_{E(max)}$$=4.1 V-3.8 V=0.3。 V。這比集電極-發(fā)射極飽和電壓大，約為 0.2V。因此，Q1和Q2不能進(jìn)入飽和區(qū)。
如上所述，ECL 通過正確選擇電阻值來(lái)避免存儲(chǔ)時(shí)間問題。由于存儲(chǔ)時(shí)間可能占其他邏輯系列中傳播延遲的很大一部分，因此有幾種其他方法可以減少這種不良影響。
正向參考 ECL
值得一提的是，舊的 ECL 系列使用負(fù)電源電壓，如圖 3 所示。這就是為什么圖 1 等使用正電源電壓的 ECL 門被稱為正參考 ECL 或 PECL（發(fā)音為“peckle”）。 ”）。
抗噪聲能力是早期 ECL 門使用負(fù)電源的主要原因。正如對(duì) ECL 反相器/緩沖器的分析所示，ECL 門的輸出電壓取決于 $$V_{CC}$$ 的值。例如，邏輯高電平等于$$V_{CC}-V_{BE}$$，其中$$V_{BE}$$是發(fā)射極跟隨器的基極-發(fā)射極壓降。邏輯低電平為$$V_{CC}-V_{BE}-V_{gate}$$，其中$$V_{gate}$$是邏輯高電平和低電平之間的電壓差，由電阻器。因此，$$V_{CC}$$ 上的任何噪聲都會(huì)直接影響 ECL 門的輸出電壓。通常，實(shí)現(xiàn)穩(wěn)定的低噪聲接地節(jié)點(diǎn)比穩(wěn)定的低噪聲電源電壓更容易。早期的 ECL 系列使用負(fù)電源，并使用接地作為柵極輸出電壓的參考；這帶來(lái)了更好的抗噪能力。然而，PECL 變得流行是因?yàn)樗菀着c其他邏輯系列（例如 TTL）連接。
如果使用負(fù)電源，則需要在整個(gè)設(shè)計(jì)的基于 ECL 的部分分配干凈的接地。使用正參考 ECL 時(shí)，同樣的考慮因素也應(yīng)適用于電源分配。例如，如果系統(tǒng)中同時(shí)使用 TTL 和 ECL，建議為兩個(gè)邏輯系列使用單獨(dú)的電源層，以便 TTL 開關(guān)瞬變不會(huì)影響 ECL 操作。
功耗
在圖 1 中，我們看到改變輸入的邏輯狀態(tài)會(huì)使電流流過 Q1 或 Q2。然而，應(yīng)該注意的是，流過 Q1 和 Q2 的總電流對(duì)于邏輯高輸入和邏輯低輸入幾乎相同。因此，ECL 電路第一級(jí)的功耗幾乎恒定。
在電壓轉(zhuǎn)換期間，CMOS 邏輯門會(huì)引起電源電壓的瞬態(tài)干擾。 ECL 的一個(gè)主要優(yōu)點(diǎn)是輸入級(jí)（即 Q1 和 Q2）的電流控制行為不會(huì)像 CMOS 開關(guān)那樣引起干擾。
然而，這種噪聲性能是以消耗更多靜態(tài)功耗為代價(jià)實(shí)現(xiàn)的。請(qǐng)注意，CMOS 柵極僅在電壓轉(zhuǎn)換期間消耗功率，而 Q1 和 Q2 形成的差分對(duì)（見圖 1）幾乎總是從 $$\tfrac{4V}{1.3k \Omega} \approx 3mA$$ 汲取功率。 $V_{CC}$$。
如果我們關(guān)注靜態(tài)功耗，ECL 是一個(gè)高功耗邏輯系列。然而，如果我們考慮動(dòng)態(tài)功耗，ECL 可能比 CMOS 更高效，特別是當(dāng)工作頻率增加時(shí)。如圖 4 所示。
低于 20 MHz 時(shí)，ECL 比 CMOS 消耗更多的電源電流，但當(dāng)頻率超過該頻率時(shí)，ECL 會(huì)變得更加高效。這就是為什么 ECL 是高頻時(shí)鐘分配的有吸引力的解決方案。
最后要注意的是，射極跟隨器（見圖 1）必須提供大輸出電流來(lái)為負(fù)載電容充電，因此它們可能會(huì)導(dǎo)致電源電壓出現(xiàn)顯著的瞬態(tài)偏差。因此，在某些情況下，建議使用兩條單??獨(dú)的電源線：一根用于輸入級(jí)，一根用于射極跟隨器。這可以防止射極跟隨器產(chǎn)生的電源干擾污染ECL差分對(duì)。
0次
版權(quán)與免責(zé)聲明
凡本網(wǎng)注明“出處：維庫(kù)電子市場(chǎng)網(wǎng)”的所有作品，版權(quán)均屬于維庫(kù)電子市場(chǎng)網(wǎng)，轉(zhuǎn)載請(qǐng)必須注明維庫(kù)電子市場(chǎng)網(wǎng)，http://www.udpf.com.cn，違反者本網(wǎng)將追究相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它出處的作品，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。其他媒體、網(wǎng)站或個(gè)人從本網(wǎng)轉(zhuǎn)載時(shí)，必須保留本網(wǎng)注明的作品出處，并自負(fù)版權(quán)等法律責(zé)任。
如涉及作品內(nèi)容、版權(quán)等問題，請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
電路圖分類
廣告
熱門電路圖
最新電路圖
- 二極管的恒壓降模型
- 點(diǎn)動(dòng)正轉(zhuǎn)控制電路簡(jiǎn)介
- 如何使用多相轉(zhuǎn)換器平衡電流
- 液晶電視機(jī)電路結(jié)構(gòu)的關(guān)鍵要點(diǎn)
- LTC4365 如何實(shí)現(xiàn)敏感電路過壓與反接保護(hù)
- 單鍵開關(guān)機(jī)電路與輕觸開關(guān)的創(chuàng)新設(shè)計(jì)解析
- MOS 管邏輯電路五種門電路特性
- LM317：高效構(gòu)建電壓源及電流源電路方案
- 3.3V - 1.8V 電平雙向轉(zhuǎn)換：多場(chǎng)景配置及獨(dú)特優(yōu)勢(shì)剖析
- 詳解防反接電路實(shí)現(xiàn)過程，聚焦電路電流回路核心
