TQ6122的引腳功能
　　TQ6122的引腳排列圖如圖所示。各引腳的說明如下（括號中的數(shù)字為引腳號）：
　　VSS（1、11、12、33、34、44）：-5V數(shù)字電源輸入端
　　VAA（22、23）：-5V模擬電源輸入端
　　DGND（6、28、37、40）：數(shù)字地
　　AGND（13、14、15、18）：模擬地。
　　BLANK（5）：該端置高且下降延到達(dá)時(shí)，內(nèi)部數(shù)據(jù)位都被置高。
　　SELA（7）：置高時(shí)選擇A端數(shù)據(jù)輸入，置低時(shí)選擇B端數(shù)據(jù)輸入。
　　A0～A8（26、27等36）：數(shù)字信號輸入端，A7為數(shù)據(jù)位，A0為數(shù)據(jù)位。
　　B0、…… B7（38等）：數(shù)字信號輸入端，B7為數(shù)據(jù)位，B0為數(shù)據(jù)位。
　　CLOCK、 CLOCK（9、10）：差分時(shí)鐘輸入端。
　　VOUT、VOUT（16、17）：模擬信號輸出端，為差分信號。
　　BLANK DISABLE（19）：如果需要用BLANK端，則連到VAA端，若不需要，則連到AGND。
　　IREF（24）：輸入?yún)⒖茧娏?，直接連接到模擬地，是開關(guān)陣列的虛擬電流源。
　　VSENSE（20）：輸出判斷電壓，芯片正常工作時(shí)有輸出，且VSENSE=-4.2V。
　　VREF（21）：電壓基準(zhǔn)輸入端，一般在其VREF=-4V時(shí)，輸出的模擬信號峰值為1V。
　　ECLREF（25）：可選的ECL電平參考電壓，當(dāng)數(shù)據(jù)和時(shí)鐘為ECL電平時(shí)，該腳可不接，此時(shí)芯片內(nèi)部產(chǎn)生電壓為-1.3V。