使用數(shù)字信號時，其帶寬與其上升時間/下降時間之間的關(guān)系是什么？查看這篇文章以了解更多信息。

在本文中，我們將研究數(shù)字信號的上升/下降時間與其帶寬之間的關(guān)系。在這兩個參數(shù)（一個來自時域，另一個來自頻域）之間建立聯(lián)系，使我們能夠更輕松地分析電路。我們將看到，對這兩個域的洞察使我們能夠計算信號通過帶寬有限的系統(tǒng)時上升時間的增加。

時域和頻域

有兩種不同的表示法通常用于分析電路的運行：時域和頻域表示法。時域分析基于檢查電壓或電流隨時間經(jīng)歷的變化。

另一方面，頻域分析將信號表示為具有不同頻率的幾個正弦波的總和，并檢查響應(yīng)這些頻率分量中的每一個的電路行為。

如果我們選擇合適的表示法來分析電路，回答特定問題可能會變得更容易。例如，使用時域表示法可以讓我們更容易地理解用快速邏輯門驅(qū)動相對較長的導(dǎo)線時發(fā)生的波反射現(xiàn)象。

然而，例如，如果我們使用頻域表示法，則可以更好地分析 PC 板的 EMC 性能。由于在一個或另一個域中回答給定問題可能更容易，因此我們有時需要能夠?qū)r域參數(shù)轉(zhuǎn)換為頻域參數(shù)，反之亦然。

在本文中，我們將研究數(shù)字信號的上升/下降時間與其帶寬之間的關(guān)系，這是一個頻域參數(shù)。但在此之前，讓我們看一下一些重要的概念。 

上升時間：一個重要的時域參數(shù)

數(shù)字信號的上升時間是一個非常重要的時域參數(shù)。例如，上升時間會直接影響 PCB 的接地反彈。這在下面的圖 1 中進行了說明。
 

圖 1.圖片由電磁兼容工程提供。

在此圖中，接地路徑的電感由集總電感器建模。當(dāng)門 1 的輸出從邏輯高變?yōu)檫壿嫷蜁r，存儲在 CSTRAYCSTRAY 中的電荷通過接地路徑放電。這導(dǎo)致由 $$V=\frac{\Delta I}{\Delta t}$$ 給出的接地反彈，其中 $$\Delta I$$ 是流過接地電感的放電電流，而 $$\Delta t$$是放電時間間隔，與門輸出的上升/下降時間有關(guān)。

地彈會在門 2 的輸出端產(chǎn)生噪聲電壓，如果足夠大，甚至?xí)陂T 4 的輸出端引起不需要的轉(zhuǎn)換。這只是說明上升時間在高速數(shù)字電路中重要性的一個例子設(shè)計。我們在之前的文章中討論過，當(dāng)驅(qū)動具有快速邏輯門的相對較長的導(dǎo)線時，足夠小的上升時間會導(dǎo)致波反射現(xiàn)象。  

數(shù)字信號的帶寬

帶寬是用于描述電路行為的常見頻域參數(shù)。例如，我們通?？紤] 3 dB 帶寬來描述濾波器或通信通道的頻率響應(yīng)。如圖 2 所示，低通濾波器的 3dB 帶寬是頻率響應(yīng)的一部分，它位于 DC 傳遞函數(shù)幅值的 3dB 以內(nèi)（在該圖中，DC 的幅值是 0dB，它下降到 - 3 dB 在傳遞函數(shù)帶寬的遠端）。

圖 2. Robert Keim 通過AAC創(chuàng)建的圖像

雖然上述帶寬定義描述了電路的行為，但還有另一個帶寬定義描述了數(shù)字信號的頻率內(nèi)容。該定義指定了數(shù)字信號頻譜內(nèi)容中的有效頻率分量。

我們稍后會解釋這個定義中使用的“顯著”一詞，但在此之前，理想方波的帶寬是多少？占空比為 50% 的理想方波（上升/下降時間為零）的頻譜內(nèi)容包括其基頻的所有奇次諧波。對于這個理想的方波，帶寬是無限大的。 

然而，我們無法在現(xiàn)實世界中擁有這種理想信號，因為產(chǎn)生這種信號的設(shè)備或用于傳輸它的互連將不可避免地表現(xiàn)出有限的帶寬。因此，我們設(shè)備/互連的 3 dB 頻率以上的所有諧波都將被衰減。由于這些被抑制的高頻諧波，我們將不再有零上升時間方波。相反，我們會有一個類似梯形的波形，需要一些時間從低到高轉(zhuǎn)換，反之亦然。下面的圖 3 比較了梯形信號和理想方波。

圖 3. 圖片由Signal and Power Integrity-Simplified 提供。

上圖還顯示了兩個信號的頻率內(nèi)容。正如您所看到的，梯形波形頻譜中的高頻諧波明顯衰減（與理想方波相比）。由于梯形波形沒有高頻成分，因此它不能具有表現(xiàn)出急劇轉(zhuǎn)變所需的快速變化。 

如上所述，理想的方波具有無限帶寬，但上述梯形波的帶寬是多少？受人尊敬的 PCB 設(shè)計師埃里克·博加廷 (Eric Bogatin) 所著的《信號和電源完整性 - 簡化》一書建議，如果梯形波形（具有任意上升/下降時間）的頻率分量的幅度與波形相比衰減大于0.7倍理想方波的相同諧波，則該頻率分量被充分衰減并且在信號頻譜中不是重要的頻率分量。僅考慮重要的頻率分量，我們可以找到給定梯形波形的帶寬。

例如，通過目視檢查圖 3，我們觀察到 7 次諧波的衰減系數(shù)大于 0.7（與理想方波的相同諧波相比）。因此，這個諧波并不重要。然而，根據(jù)上述定義，5 次諧波似乎很重要。因此，此梯形波形的帶寬從 DC 擴展到 5 次諧波。如果波形周期為 10 ns，則基波將為 100 MHz，帶寬將為 500 MHz。

上升時間和帶寬

我們看到，在實踐中，我們不可能有零上升時間。梯形波形的非零上升/下降時間對應(yīng)于頻域中的有限帶寬。有一個近似值將信號的上升時間與其帶寬聯(lián)系起來： 

$$BW=\frac{0.35}{T_r}$$

在這個等式中，$$T_r$$ 是信號的 10-90% 上升時間。10-90% 上升時間是信號從其終值的 10% 上升到其終值的 90% 所需的時間間隔。例如，如果信號的上升時間為 0.5 ns，則其帶寬將為 700 MHz。 

互連如何改變信號上升時間？

在本文的一節(jié)中，讓我們簡要地看一下一個有趣的問題。

如果我們將具有給定上升時間 $$T_{r,in}$$ 的信號通過具有帶寬 BW 的電路，會發(fā)生什么情況？電路的有限帶寬如何影響信號上升時間？

例如，假設(shè)我們通過帶寬為 BW 的 4 英寸長的傳輸線傳遞信號。如果 BW 足夠低，它可以抑制輸入信號的某些頻率分量并使它們變得無關(guān)緊要（我們在上面解釋了在此上下文中重要的含義）。

由于一些高頻分量被抑制，信號上升時間在到達互連的遠端時會增加。因此，低帶寬電路/互連會增加信號的上升時間。

下面的等式使我們能夠量化這種影響：

$$T_{r,out}=\sqrt{T_{r,in}^2+T_{r,system}^2}$$

這里，$$T_{r,out}$$ 是互連輸出的上升時間，$$T_{r,system}$$ 是與互連相關(guān)的上升時間。互連上升時間可以使用上一節(jié)中討論的等式從其帶寬中獲得。例如，如果互連的帶寬為 6 GHz，我們可以將 58.3 ps（皮秒）的上升時間與該互連相關(guān)聯(lián)。現(xiàn)在，如果我們將 $$T_{r,in}=50ps$$ 的信號發(fā)送到該互連，信號的上升時間將在互連的遠端增加到 76.8 ps。

您可以在The Design of CMOS Radio-Frequency Integrated Circuits一書的第 8.5.3 節(jié)中找到上述等式的數(shù)學(xué)推導(dǎo)。不幸的是，這個等式的推導(dǎo)并不是那么簡單。請注意，我們可以很容易地擴展這個等式來計算 N 個級聯(lián)系統(tǒng)輸出端的上升時間。

結(jié)論

在本文中，我們討論了對時域和頻域的洞察如何讓我們更容易理解電路的行為。我們研究了信號的上升時間和帶寬之間的關(guān)系。我們看到信號的上升時間與其帶寬成反比，這兩個參數(shù)的乘積始終約為 0.35。我們還看到，當(dāng)信號通過帶寬有限的系統(tǒng)時，其上升時間會增加。