一種基于DDS和PLL技術(shù)本振源的設(shè)計與實現(xiàn)

r 3．o直接生成，根據(jù)設(shè)計要求，采用三階無源超前滯后濾波器，各項參數(shù)設(shè)置如下：輸出頻率設(shè)為1．513 725 49 ghz，n為772，鑒相頻率設(shè)為1．960 784 31 mhz，壓控振蕩器增益kvco設(shè)為25．9 mhz／v，環(huán)路帶寬設(shè)為10 khz，相位裕量設(shè)為45°，最終生成電路如圖4所示。 壓控振蕩器部分的芯片選取主要考慮以下幾個方面：具有一定的壓控靈敏度；控制特性的線性好；開環(huán)相位噪聲低；頻率穩(wěn)定度高等?；谝陨显?，選取mini-circuits公司的寬帶低相噪器件ros-1540-419+，其主要技術(shù)性能如表1所示。 3 結(jié)果分析 系統(tǒng)的相位噪聲主要由pll的相噪性能決定，而其雜散性能則取決于dds。pll相位噪聲主要由三部分組成：vco固有的相位噪聲；鑒相器、環(huán)路濾波器、分頻器的相位噪聲以及參考頻率的相位噪聲。根據(jù)pll仿真軟件adisimpll ver 3．0的仿真結(jié)果，得出系統(tǒng)在10 khz處相位噪聲指標為-91．96 dbc／hz，與實驗所得結(jié)果比較接近；dds的雜散主要是由于相位舍位造成的相位截斷雜散、幅度量化誤差造成的雜散以及由于dac非線性引起的