-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號(hào)
-
- 維庫(kù)官方抖音
-
- 微信頭條號(hào)
-
- |
-
- |
- |
- |
EP2C20F484C8
741
1975/20+
專注軍工軍航事業(yè)，進(jìn)口原裝
EP2C20F484C8
2865
BGA/1608+
特價(jià)特價(jià)全新原裝現(xiàn)貨
EP2C20F484C8
4000
BGA/2023+
原裝原廠代理 可免費(fèi)送樣品
EP2C20F484C8
6800
BGA/25+
只做原裝現(xiàn)貨
EP2C20F484C8
10550
BGA/NEW+original.ROHS
原裝現(xiàn)貨.供應(yīng)樣品現(xiàn)貨支持。元器件供應(yīng)商
EP2C20F484C8
7891
-/2510+
助力國(guó)營(yíng)二十余載，一站式BOM配單，您的原廠窗口
EP2C20F484C8N
203060
BGA484/24+
一站配齊 原盒原包現(xiàn)貨 朱S Q2355605126
EP2C20F484C8
86200
BGA484/25+
代理渠道/原裝現(xiàn)貨，12年老企業(yè)承諾原裝假一賠百
EP2C20F484C8N
22
BGA/07+PB
原裝現(xiàn)貨，假一賠十
EP2C20F484C8N
9000
BGA/24+
有貨,優(yōu)勢(shì)渠道商 可回收 支持BOM配單 20年專注
EP2C20F484C8N
37500
BGA/24+
軍工單位、研究所指定合供方,一站式解決BOM配單
EP2C20F484C8N
6000
BGA/24+
原裝現(xiàn)貨，量大可發(fā)貨
EP2C20F484C8N
5800
-/2024+
全新原裝，現(xiàn)貨熱賣
EP2C20F484C8N
2500
BGA/23+
只做原裝支持檢測(cè)
EP2C20F484C8N
1600
N/A/22+
原裝現(xiàn)貨力挺實(shí)單 可配單 14年元器件供應(yīng)商
EP2C20F484C8N
100
BGA/21+
xilinx嵌入式分銷商
EP2C20F484C8N
2014
BGA/1019+
只做原裝，專為終端工廠服務(wù)
EP2C20F484C8N
888
-/23+
回收全系列電子料元器件150-13067-403
EP2C20F484C8
5000
-/23+
的XILINXALTERA分銷商原裝長(zhǎng)期供貨
EP2C20F484C8
1
DIP/23+
手機(jī)號(hào)碼198-4820-2641
EP2C20F484C8
IC FPGA 315 I/O 484FBGA
EP2C20F484C8PDF下載
EP2C20F484C8
IC CYCLONE II FPGA 20K 484-FBGA
Altera
EP2C20F484C8PDF下載
EP2C20F484C8N
IC FPGA 315 I/O 484FBGA
EP2C20F484C8NPDF下載
EP2C20F484C8N
FPGA, CYCLONE II, 20K LE, 484FBGA; N...
Altera
EP2C20F484C8NPDF下載
歷史最低報(bào)價(jià)：￥95.0000 歷史最高報(bào)價(jià)：￥600.0000 歷史平均報(bào)價(jià)：￥213.6666
時(shí)的頻率控制字f，并且將f的值通過(guò)api函數(shù)iowr_altera_avalon_pio_data（）從i／o端口輸出以控制dds，然后延遲2 s使dds保持該輸出頻率一段時(shí)間，并且通過(guò)jtag_uart端口在console調(diào)試界面向用戶提示當(dāng)前的信號(hào)源的輸出頻率，程序如下： 圖7為quartusⅱ中生成的嵌入式軟核示意圖。 4 結(jié) 語(yǔ) 該設(shè)計(jì)在21controll公司提供的v4.o fpga／sopc開(kāi)發(fā)學(xué)習(xí)套件上面通過(guò)仿真驗(yàn)證，該套件的核心芯片為cycloneⅱ系列：ep2c20f484c8，其具有18 752個(gè)邏輯單元（le）和52個(gè)m4k ram塊，能夠很好地設(shè)計(jì)存儲(chǔ)需要的數(shù)據(jù)，完全符合設(shè)計(jì)要求。通過(guò)調(diào)試程序在niosⅱide編程環(huán)境中的console窗口觀察如圖8所示。 參考文獻(xiàn):[1]. pcb datasheet http://www.udpf.com.cn/datasheet/pcb_1201640.html.[2]. rom datasheet http://www.udpf.com.cn/datasheet/rom_1188413.html.[3]. ep2c20f484c8
采用jtag_uart接口實(shí)現(xiàn)pc和niosⅱ系統(tǒng)之間的串行通信，通過(guò)在程序中調(diào)用相關(guān)驅(qū)動(dòng)函數(shù)傳輸數(shù)據(jù)，可以在集成開(kāi)發(fā)環(huán)境ide的console窗口中觀察到運(yùn)行數(shù)據(jù)。 a／d轉(zhuǎn)換器采用串行12位a／d轉(zhuǎn)換器ads7822，其最高采樣率位75 ks／s，將它設(shè)置為掛接在avalon總線上的從設(shè)備，通過(guò)niosⅱ操作系統(tǒng)發(fā)起詢問(wèn)傳輸獲取數(shù)據(jù)。 鍵盤 用于用戶輸入信息給處理器。 在fpga中有著豐富的存儲(chǔ)器資源，對(duì)于驗(yàn)證的試驗(yàn)板，aitera公司提供的cycloneⅱ系列fpga芯片ep2c20f484c8含有18 752個(gè)le(logic elements，邏輯單元)，52個(gè)嵌入式ram模塊，35個(gè)18×18乘法器模塊，4個(gè)數(shù)字鎖相環(huán)，完全能實(shí)現(xiàn)中小規(guī)模的數(shù)字信號(hào)處理運(yùn)算，在fpga中的整體算法框圖如圖3所示。 2 外圍處理邏輯的設(shè)計(jì)與實(shí)現(xiàn) 2．1 “乒乓”ram的設(shè)計(jì)與實(shí)現(xiàn) 為了保持?jǐn)?shù)據(jù)處理的連續(xù)性，這里采用“乒乓”ram數(shù)據(jù)緩沖模式，即兩組功能能相互切換且長(zhǎng)度相同的ram。它的工作原理是：其中一組ram在進(jìn)行儲(chǔ)存操作時(shí)；另一組ram進(jìn)行讀取操作，并且讀取和存儲(chǔ)的速率
計(jì)算得到此時(shí)的頻率控制字f，并且將f的值通過(guò)api函數(shù)iowr_altera_avalon_pio_data（）從i／o端口輸出以控制dds，然后延遲2 s使dds保持該輸出頻率一段時(shí)間，并且通過(guò)jtag_uart端口在console調(diào)試界面向用戶提示當(dāng)前的信號(hào)源的輸出頻率，程序如下： 圖7為quartusⅱ中生成的嵌入式軟核示意圖。 4 結(jié) 語(yǔ) 該設(shè)計(jì)在21controll公司提供的v4.o fpga／sopc開(kāi)發(fā)學(xué)習(xí)套件上面通過(guò)仿真驗(yàn)證，該套件的核心芯片為cycloneⅱ系列：ep2c20f484c8，其具有18 752個(gè)邏輯單元（le）和52個(gè)m4k ram塊，能夠很好地設(shè)計(jì)存儲(chǔ)需要的數(shù)據(jù)，完全符合設(shè)計(jì)要求。 來(lái)源:qick
聯(lián)系人：
聯(lián)系方式：
