-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號
-
- 維庫官方抖音
-
- 微信頭條號
-
- |
- |
- |
- |
EP1C6Q240C6
5000
-/23+
的XILINXALTERA分銷商原裝長期供貨
EP1C6Q240C6
100000
QFP/-
現(xiàn)貨庫存，如實(shí)報貨，價格優(yōu)勢，一站式配套服務(wù)
EP1C6Q240C6N
86200
QFP/25+
代理渠道/原裝現(xiàn)貨，12年老企業(yè)承諾原裝假一賠百
EP1C6Q240C6
5800
-/2024+
全新原裝，現(xiàn)貨熱賣
EP1C6Q240C6N
1
BGA/22+
xilinx嵌入式分銷商
EP1C6Q240C6
1000
QFP/22+
全部原裝現(xiàn)貨優(yōu)勢產(chǎn)品
EP1C6Q240C6
5000
QFP/25+
提供BOM一站式配單服務(wù)
EP1C6Q240C6
10000
QFP/25+
提供一站式配單服務(wù)
EP1C6Q240C6
168000
QFP/23+
全新原裝現(xiàn)貨/實(shí)單價格支持/優(yōu)勢渠道
EP1C6Q240C6
48516
QFP240/24+
原裝不僅銷售也回收
EP1C6Q240C6
10212
QFP240/21+
原裝現(xiàn)貨終端免費(fèi)提供樣品
EP1C6Q240C6
48000
QFP240/24+
原裝現(xiàn)貨，可開專票，提供賬期服務(wù)
EP1C6Q240C6
5000
-/24+
優(yōu)勢渠道現(xiàn)貨,提供一站式配單服務(wù)
EP1C6Q240C6
1015
QFP/24+
原廠原裝現(xiàn)貨
EP1C6Q240C6
8000
QFP/22+
原裝現(xiàn)貨庫存 特價處理 歡迎訂購
EP1C6Q240C6
127832
TSSOP/23+
只做原裝,專注海外現(xiàn)貨訂購20年
EP1C6Q240C6
5650
-/2025+
一級代理，原裝假一罰十價格優(yōu)勢長期供貨
EP1C6Q240C6
55000
QFP/2025+
一級代理品牌，價格優(yōu)勢，原廠原裝，量大可以發(fā)貨訂
EP1C6Q240C6
15988
PQFP/25+
助力國營二十余載，一站式BOM配單
EP1C6Q240C6
63422
QFP/2215+
原裝現(xiàn)貨，可提供一站式配套服務(wù)
EP1C6Q240C6N
IC FPGA 185 I/O 240QFP
EP1C6Q240C6NPDF下載
EP1C6Q240C6N
IC, FPGA, CYCLONE, 5980 LE, 240PQFP;...
Altera
EP1C6Q240C6NPDF下載
EP1C6Q240C6ES
Altera Corporation [Cyclone FPGA Fa...
ALTERA
EP1C6Q240C6ESPDF下載
活狀態(tài)?？傊ㄟ^控制這個狀態(tài)機(jī)可以完成長度是8的倍數(shù)的連續(xù)數(shù)據(jù)讀寫。控制狀態(tài)機(jī)還有實(shí)現(xiàn)刷新操作的功能，當(dāng)要求對sdram進(jìn)行刷新操作時，控制狀態(tài)機(jī)的狀態(tài)會跳變到c_ar，sdram控制器會依此發(fā)出刷新命令。然后狀態(tài)機(jī)跳變到c_trfc狀態(tài)等待刷新操作的結(jié)束。當(dāng)刷新操作結(jié)束后，狀態(tài)機(jī)將恢復(fù)到c_idle。這樣就完成了一次刷新操作。如果需要多次刷新，就可以連續(xù)進(jìn)行多次這樣的循環(huán)。 2．3 sdram控制器的綜合 本設(shè)計使用的sdram芯片是mt48lc2m3282，fpga芯片是cyclone的ep1c6q240c6。綜合工具是quartusii 6．0。綜合的結(jié)果是邏輯單元使用了170個，占總資源的3％;工作頻率最高可以達(dá)到240．10 mhz，滿足項(xiàng)目要求。 3 代碼的仿真測試 本設(shè)計的仿真工具是modelsim6.1f，部分仿真測試波形見圖5。圖中描述了讀一行數(shù)據(jù)的時序圖，在開始突發(fā)寫數(shù)據(jù)后，sdram的數(shù)據(jù)總線sdr_dq上的數(shù)據(jù)沒有被中斷。這個表示整個設(shè)計達(dá)到了能夠支持超長數(shù)據(jù)突發(fā)讀寫功能，能滿足設(shè)計要求。 4 結(jié)束語 本文介紹了一種實(shí)現(xiàn)超長數(shù)據(jù)突發(fā)讀寫的設(shè)計。此設(shè)計采用切換bank操作
總之通過控制這個狀態(tài)機(jī)可以完成長度是8的倍數(shù)的連續(xù)數(shù)據(jù)讀寫。控制狀態(tài)機(jī)還有實(shí)現(xiàn)刷新操作的功能，當(dāng)要求對sdram進(jìn)行刷新操作時，控制狀態(tài)機(jī)的狀態(tài)會跳變到c_ar，sdram控制器會依此發(fā)出刷新命令。然后狀態(tài)機(jī)跳變到c_trfc狀態(tài)等待刷新操作的結(jié)束。當(dāng)刷新操作結(jié)束后，狀態(tài)機(jī)將恢復(fù)到c_idle。這樣就完成了一次刷新操作。如果需要多次刷新，就可以連續(xù)進(jìn)行多次這樣的循環(huán)。 2．3 sdram控制器的綜合 本設(shè)計使用的sdram芯片是mt48lc2m3282，fpga芯片是cyclone的ep1c6q240c6。綜合工具是quartusii 6．0。綜合的結(jié)果是邏輯單元使用了170個，占總資源的3％;工作頻率最高可以達(dá)到240．10 mhz，滿足項(xiàng)目要求。 3 代碼的仿真測試 本設(shè)計的仿真工具是modelsim6.1f，部分仿真測試波形見圖5。圖中描述了讀一行數(shù)據(jù)的時序圖，在開始突發(fā)寫數(shù)據(jù)后，sdram的數(shù)據(jù)總線sdr_dq上的數(shù)據(jù)沒有被中斷。這個表示整個設(shè)計達(dá)到了能夠支持超長數(shù)據(jù)突發(fā)讀寫功能，能滿足設(shè)計要求。 4 結(jié)束語 本文介紹了一種實(shí)現(xiàn)超長數(shù)據(jù)突發(fā)讀寫的設(shè)計。此設(shè)計采用切
信號組合邏輯和存儲狀態(tài)的寄存器邏輯兩部分。 根據(jù)mtm總線主模塊的狀態(tài)轉(zhuǎn)換圖，其基于vhdl有限狀態(tài)機(jī)的代碼如下： 3 仿真驗(yàn)證 quartusⅱ是altera公司推出的集成開發(fā)軟件，使用quartusⅱ可以完成從設(shè)計輸入、綜合適配、仿真到編程下載整個設(shè)計過程，quart usⅱ也可以直接調(diào)用synplify pro、以及modelsim等第3方eda工具來完成設(shè)計任務(wù)的綜合和仿真。 文中利用quartusⅱ9.0版本軟件和cyclone系列ep1c6q240c6芯片對所設(shè)計的mtm總線主模塊狀態(tài)機(jī)的vhdl代碼進(jìn)行了時序仿真和功能仿真，分別如圖4、圖5所示。 圖4 時序仿真波形圖 圖5 功能仿真波形圖 通過波形圖可以觀察到，該狀態(tài)機(jī)可以很好的實(shí)現(xiàn)主狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換。當(dāng)m1輸入為"0"時（此時m2、m3為無關(guān)狀態(tài)），mtm總線主模塊按照從高到低進(jìn)行消息傳送，直到進(jìn)入"pause"（暫停狀態(tài)）然后狀態(tài)回到"xfer16"（s16）繼續(xù)進(jìn)行消息傳送；當(dāng)m1輸入為"1"時，主模塊無條件進(jìn)入"waiting"（等待狀態(tài)）；在主模塊處于"wait
方式、microwire方式。圖2中max1300與fpga連接只使用了cs、din、sclk、dout四個引腳，不占用數(shù)據(jù)總線，這在一定程度上節(jié)約了電路板面積，減少了硬件電路設(shè)計的難度。ch0~ch7為模擬電壓輸入通道，avdd1~2為模擬電壓端，dvdd為數(shù)字電壓端，agnd1~agnd3為模擬地，dgnd與dgndo為數(shù)字地。dvddo為io口電壓，根據(jù)max1300連接器件io電壓不同，dvddo選擇不同電壓值，支持范圍2.7~5.25 v，fpga選用altera公司cyclone系列ep1c6q240c6，io電壓為3.3 v,所以dvddo接3.3 v電壓。ref和refcap為參考電壓輸入接口，器件內(nèi)部有4.096 v電壓參考，使用內(nèi)部電壓參考時，ref與refcap分別接1 μf和0.1 μf電容接地。max1300支持三種采樣模式：external clock mode、external acquisition mode和 internal clock mode，其中external clock mode支持到最高采樣速率115 ks/s,該模式下sstrb引腳閑置,可以懸空。 c
t ；stop0b 000000000e 001111000f 00011000微處理器的硬件實(shí)現(xiàn) 基于fpga的risc微處理器的最終硬件驗(yàn)證在杭州康芯公司生產(chǎn)的gw48eda系統(tǒng)上進(jìn)行。前面的仿真結(jié)果確認(rèn)無誤后，選用gw48eda系統(tǒng)的電路模式no.5，查閱此系統(tǒng)的引腳對照表鎖定各引腳，之后需重新編譯一次，以便把引腳鎖定信息編譯進(jìn)編程下載文件。最后把編譯好的top.sof文件對目標(biāo)器件fpga下載，得到滿足設(shè)計要求的芯片。本設(shè)計的載體選用altera公司的cyclone系列fpga器件ep1c6q240c6，硬件驗(yàn)證結(jié)果表明，該risc微處理器時鐘頻率為23.02mhz，其功能完全達(dá)到設(shè)計要求。 結(jié)束語 本文基于fpga的微處理器具備了risc微處理器的基本功能，而且其容易優(yōu)化升級。該微處理器不僅可作為一個模塊用于片上系統(tǒng)的設(shè)計，而且也充分展示了使用fpga和vhdl進(jìn)行eda數(shù)字系統(tǒng)設(shè)計的優(yōu)越性，具有實(shí)用價值。 參考文獻(xiàn):[1]. risc datasheet http://www.udpf.com.cn/datasheet/risc_1189725.html.[2]. pulse datash
聯(lián)系人：
聯(lián)系方式：
