-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號(hào)
-
- 維庫(kù)官方抖音
-
- 微信頭條號(hào)
-
- |
-
- |
- |
- |
7963
BGA400/24+25+
助力國(guó)營(yíng)二十載，您的原廠窗口，一站式BOM配單
EP1C20F400C8N
7891
-/2510+
助力國(guó)營(yíng)二十余載，一站式BOM配單，您的原廠窗口
EP1C20F400C8
6014
BGA/23+
只售原裝，假一罰十。
EP1C20F400C8
4000
BGA/2023+
原裝原廠代理 可免費(fèi)送樣品
EP1C20F400C8
3168
BGA/23+
原裝假一賠十QQ373621633
EP1C20F400C8
6800
BGA/25+
只做原裝現(xiàn)貨
EP1C20F400C8N
6000
BGA/24+
原裝現(xiàn)貨，量大可發(fā)貨
EP1C20F400C8/N
5800
-/2024+
全新原裝，現(xiàn)貨熱賣
EP1C20F400C8
5000
-/23+
的XILINXALTERA分銷商原裝長(zhǎng)期供貨
EP1C20F400C8N
1
BGA/0743+
全新原裝，房間現(xiàn)貨
EP1C20F400C8N
60
BGA/1007+
托盤
EP1C20F400C8
6607
-/2024+
現(xiàn)貨假一罰萬(wàn)只做原廠原裝現(xiàn)貨
EP1C20F400C8
8700
-/2023+
原裝現(xiàn)貨
EP1C20F400C8
40000
BGA/2024+
原廠原裝現(xiàn)貨庫(kù)存支持當(dāng)天發(fā)貨
EP1C20F400C8
7300
400FBGA21x21/25+
行業(yè)十年，價(jià)格超越代理， 支持權(quán)威機(jī)構(gòu)檢測(cè)
EP1C20F400C8
71048
BGA400/25+23+
原裝全新現(xiàn)貨/優(yōu)勢(shì)渠道商、原盤原包原盒
EP1C20F400C8
8560
NA/2025+
一級(jí)代理，原裝假一罰十價(jià)格優(yōu)勢(shì)長(zhǎng)期供貨
EP1C20F400C8
45000
BGA/1808+
原裝正品,亞太區(qū)電子元器件分銷商
EP1C20F400C8
526
10+/24+
只做原裝,專注海外現(xiàn)貨訂購(gòu)20年
EP1C20F400C8
20000
BGA400/2022+
只做原裝進(jìn)口現(xiàn)貨.假一罰十
EP1C20F400C8N
FPGA, CYCLONE, FBGA400, WAFFLE30; Pr...
Altera
EP1C20F400C8NPDF下載
EP1C20F400C8ES
Cyclone FPGA Family
ALTERA [Altera Corporation]
EP1C20F400C8ESPDF下載
歷史最低報(bào)價(jià)：￥45.0000 歷史最高報(bào)價(jià)：￥2122.0000 歷史平均報(bào)價(jià)：￥481.5454
吐量較大，因此為每一個(gè)藍(lán)牙模塊分別設(shè)置接收／發(fā)送緩沖區(qū)來暫存數(shù)據(jù)。每個(gè)緩沖區(qū)大小4k，依次為接收緩沖區(qū)rxbuf0～rxbufx和發(fā)送緩沖區(qū)txbuf0～txbufx。為了提高系統(tǒng)性能，采用dma控制器將數(shù)據(jù)從iis接收器接收數(shù)據(jù)，暫存在接收緩沖區(qū)中；同理，將以太網(wǎng)數(shù)據(jù)從發(fā)送緩沖區(qū)傳輸?shù)絠is發(fā)送器也是由dma控制器完成，這樣大大減輕了cpu的負(fù)擔(dān)，使其專注于以太網(wǎng)傳輸。 5． 實(shí)際測(cè)試及結(jié)論 iis ip核使用verilog語(yǔ)言描述，在altera公司cyclone系列fpga芯片ep1c20f400c8硬件平臺(tái)實(shí)現(xiàn)，表1列出了ep1c20f400c8的基本參數(shù)，表2列出了ip核綜合結(jié)果。 本文介紹的基于sopc的藍(lán)牙－以太網(wǎng)語(yǔ)音網(wǎng)關(guān)具有如下特點(diǎn)： 1) 系統(tǒng)具有很強(qiáng)的靈活性。這是本文設(shè)計(jì)的語(yǔ)音網(wǎng)關(guān)的最大特點(diǎn)，根據(jù)網(wǎng)關(guān)最大語(yǔ)音通道個(gè)數(shù)配置iis控制器模塊。由于微處理器采用altera公司的nios ii，能夠靈活調(diào)配系統(tǒng)資源，并且克服了采用其它處理器中存在的接口速率瓶頸問題，適應(yīng)實(shí)時(shí)語(yǔ)音處理的要求； 2) 系統(tǒng)具有很高的集成度。由于nios ii具有豐富的接口資源，而?c/
avalid輸出為1。 . status2 [3]為1時(shí)，工作在發(fā)送狀態(tài)，tx_en輸出置為1(此時(shí)status2[1]必須為0)。此時(shí)如果status2[2]為0，則正常發(fā)送，tx_er置為0；否則發(fā)送錯(cuò)誤，tx_er置為1，且跳過該字節(jié)繼續(xù)執(zhí)行發(fā)送程序。 . status2 [3]為0時(shí)，若status2 [2]為0，則處于正常幀間隔，tx_en、tx_er置為0；若status2 [2]為1，則為無效狀態(tài)。 綜合與仿真 本文采用altela公司的cyclone系列ep1c20f400c8芯片,整個(gè)設(shè)計(jì)全部采用verilog hdl硬件描述語(yǔ)言來實(shí)現(xiàn),并在quatus4.0的設(shè)計(jì)平臺(tái)上完成整個(gè)模塊的設(shè)計(jì)、綜合、仿真、映射及布局布線。發(fā)送時(shí)序仿真的波形如圖3所示,從圖中可以看出,當(dāng)傳輸過程中發(fā)生沖突時(shí)，繼續(xù)發(fā)送32比特的阻塞碼(16進(jìn)制ff),然后隨機(jī)延時(shí)一段時(shí)間重新爭(zhēng)用介質(zhì)以傳輸數(shù)據(jù),這說明本模塊滿足了協(xié)議要求以及csma/cd。 結(jié)語(yǔ) 本文介紹了一種簡(jiǎn)易的基于fpga的以太網(wǎng)mii協(xié)議的設(shè)計(jì)方法。通過本模塊可以簡(jiǎn)單方便地實(shí)現(xiàn)小型嵌入式系統(tǒng)的因特網(wǎng)接口,如果再結(jié)合基
聯(lián)系人：
聯(lián)系方式：
