DS3168N
6/8/12 ATM/分組PHY，用于DS3/E3/CC52
MAXIM
DS3168NPDF下載
寄存器地址：(0, 2, 4, 6)44h bit 3: clad發(fā)送時鐘源控制(cladc)。 該位用于選擇clad時鐘作為內部發(fā)送時鐘源。該位的功能還和其他控制位的設置有關。 0 = 允許使用clad時鐘做為發(fā)送時鐘。 1 = 不采用clad時鐘作為發(fā)送時鐘(如果沒有使能環(huán)回，由tclkin提供時鐘源)。 配置ds31612、ds3168和ds3166的clad 在ds31612、ds3168和ds3166中，clad也由三個獨立的pll單元構成。這些pll從參考時鐘輸入引腳(refclk)上的單一輸入時鐘產生多個時鐘，用于傳輸時鐘。為此，器件需要最多三種內部時鐘，速率在ds3、e3和51.84。如果提供這三種頻率中的一種作為參考時鐘，另外兩種可以被合成出來。ds31612、ds3168和ds3166支持77.76mhz和19.44mhz參考時鐘頻率(這一點與ds3161、ds3162、ds3163
聯(lián)系人：
聯(lián)系方式：
