349
NA/1+
全新原裝現(xiàn)貨,實單來談
AD9830AST
203060
QFP/24+
一手渠道 假一罰十 原包裝常備現(xiàn)貨林R Q2280193667
AD9830
6000
N/A/23+
原裝現(xiàn)貨
AD9830
60000
N/A/22+
專注配單,只做原裝現(xiàn)貨
AD9830
5000
N/A/23+
原裝現(xiàn)貨
AD9830
60000
N/A/22+
專注配單,只做原裝現(xiàn)貨
AD9830
60000
N/A/22+
專注配單,只做原裝現(xiàn)貨
AD9830
6000
N/A/23+
原裝現(xiàn)貨
AD9830
5000
48TQFP/22+
只做原裝
AD9830
3588
-/-
原裝 部分現(xiàn)貨量大期貨
AD9830
41101
-/-
大量現(xiàn)貨,提供一站式配單服務(wù)
AD9830
60000
N/A/22+
專注配單,只做原裝現(xiàn)貨
AD9830
8000
-/2023+
原裝現(xiàn)貨,支持BOM配單
AD9830
8000
-/2024+
原裝現(xiàn)貨,支持BOM配單
AD9830
60000
N/A/22+
專注配單,只做原裝現(xiàn)貨
AD9830
65286
-/21+
全新原裝現(xiàn)貨,長期供應(yīng),免費(fèi)送樣
AD9830
20000
SOIC/2024+
17%原裝.深圳送貨
AD9830
63422
-/2215+
原裝現(xiàn)貨,可提供一站式配套服務(wù)
AD9830A
10026
QFP0707/25+
原裝認(rèn)證有意請來電或QQ洽談
AD9830A
9400
TSSOP/23+
原裝現(xiàn)貨
聲低、易于用微機(jī)等多種方法控制以及體積小、集成度高等多種優(yōu)點,因而近年來dds在理論和應(yīng)用上得到飛速的發(fā)展。 dds的基本結(jié)構(gòu)如圖2所示。 由于dds具有頻率和相位可以確定數(shù)控的特點,因而將dds器件作為成像聲納信號模擬器的關(guān)鍵部件,并輔以相應(yīng)的控制和接口邏輯等,就可以實現(xiàn)對任意方位和距離目標(biāo)回波的精確模擬。 2.2 dds構(gòu)成的模擬器結(jié)構(gòu) 基于dds技術(shù)的成像聲納信號模擬器的結(jié)構(gòu)如圖3所示。 模擬器共有48個信號通道,每個通道模擬聲納接收基陣中一個基元的輸出。通道電路由單片dds器件ad9830及其接口邏輯電路、輸出i-v變換器及濾波和跟隨電路構(gòu)成。各個通道的dds器件與cpld之間的接口采用16bit位寬的并行總線。 用戶將要模擬的目標(biāo)方位、距離、信號幅值等信息輸入到主機(jī)的應(yīng)用程序界面中,應(yīng)用程序根據(jù)這些信息,按照近場聚焦的算法計算出每個通道信號相對于參考通道的相位差等參數(shù),然后通過rs-232串行總線將這些參數(shù)下傳到信號模擬器中。信號模擬器中的微控制器將這些參數(shù)接收并解碼,并將每個通道信號的頻率和相位等參數(shù)通過cpld寫入相應(yīng)通道的dds器件的控制寄存器中。ad9830初始化和參
線送入主存中,根據(jù)需要進(jìn)行處理或存盤,從而完成數(shù)據(jù)采集過程。 2.2 元器件的選用 adc采用了模擬器件公司(adi)的ad9220子區(qū)式高速adc,分辨率為12bit,采樣率最高為10msps,片內(nèi)帶有高速低噪聲采樣保持放大器和電壓參考源,可以簡化設(shè)計。采集卡中所有的控制和時序邏輯全部由一片fpga實現(xiàn),綜合考慮規(guī)模、速度、功耗等因素,選用了xilinx公司的xcs30。該器件為spartan系列fpga,成本低速度快,可用邏輯門數(shù)為30000門。采樣時鐘發(fā)生器中dds器件選用adi的ad9830單片dds集成電路,其最高時鐘頻率為50mhz,內(nèi)置10bit d/a變換器,頻率控制字長32bit,頻率分辨率可達(dá)0.005hz,完全滿足本設(shè)計的需要。pci總線控制器選用了cypress公司的cy7c09449(pci-dp),其特點是接口方式靈活,具備pci總線master能力,可以實現(xiàn)與主存或其他slave設(shè)備的dma傳輸,這對保證實時高速數(shù)據(jù)采集是十分必要的。 3 提高采集卡性能的措施 3.1采樣時鐘發(fā)生器中低通濾波器的設(shè)計 低通濾波器的性能對保證采樣時鐘具有較低的jitte
范圍、頻率分辨率、頻率轉(zhuǎn)換時間、頻率準(zhǔn)確度和穩(wěn)定度、頻譜純度等。其中,跳頻速度和頻率點數(shù)是決定跳頻通信系統(tǒng)性能的主要因素,系統(tǒng)的抗干擾和保密能力隨頻率點數(shù)的增高和跳速的加快而加強(qiáng)。從dds的特點可以看出,直接數(shù)字頻率合成器各個性能指標(biāo)都較高,特別是其頻率轉(zhuǎn)換速度,因此它是實現(xiàn)快速跳頻頻率合成器的最佳選擇。3 基于dds的跳頻頻率合成器的設(shè)計下面將給出一種基于dds的快速跳頻頻率合成器的設(shè)計。3.1 dds芯片的選擇現(xiàn)在流行的dds產(chǎn)品以analog devices公司的最多,主要有ad7008、ad9830~ad9835、ad9850~ad9854等十幾種芯片,形成從0~120mhz的寬輸出頻率范圍系列。此外,qualcomm公司也有q2334、q2368等產(chǎn)品。該方案使用analog devices公司推出的新一代dds芯片ad9952,該新芯片能以早期dds十分之一的功耗提供頻率高達(dá)400mhz的內(nèi)部時鐘。此外,與以往的dds芯片相比,該芯片還具有以下優(yōu)點:(1)內(nèi)部集成14位的d/a轉(zhuǎn)換器。以往dds芯片的a/d轉(zhuǎn)換器最多為12位。(2)可進(jìn)行sin(x)/x校正。通過反sin(x)/x函數(shù)
i總線送入主存中,根據(jù)需要進(jìn)行處理或存盤,從而完成數(shù)據(jù)采集過程。 2.2 元器件的選用 adc采用了模擬器件公司(adi)的ad9220子區(qū)式高速adc,分辨率為12bit,采樣率最高為10msps,片內(nèi)帶有高速低噪聲采樣保持放大器和電壓參考源,可以簡化設(shè)計。采集卡中所有的控制和時序邏輯全部由一片fpga實現(xiàn),綜合考慮規(guī)模、速度、功耗等因素,選用了xilinx公司的xcs30。該器件為spartan系列fpga,成本低速度快,可用邏輯門數(shù)為30000門。采樣時鐘發(fā)生器中dds器件選用adi的ad9830單片dds集成電路,其最高時鐘頻率為50mhz,內(nèi)置10bit d/a變換器,頻率控制字長32bit,頻率分辨率可達(dá)0.005hz,完全滿足本設(shè)計的需要。pci總線控制器選用了cypress公司的cy7c09449(pci-dp),其特點是接口方式靈活,具備pci總線master能力,可以實現(xiàn)與主存或其他slave設(shè)備的dma傳輸,這對保證實時高速數(shù)據(jù)采集是十分必要的。 3 提高采集卡性能的措施 3.1采樣時鐘發(fā)生器中低通濾波器的設(shè)計 低通濾波器的性能對保證采樣時鐘具有較低的jitter非
有誰用過ad9830的嗎?哪位大蝦有這方面的經(jīng)驗啊請賜教啊謝謝