16.384MHZ
99999
SMD/-
7*55*3.23.2*2.5
16.384MHZ
300
49US/-
-
16.384
10000
-/25+
有上有貨原裝現(xiàn)貨可看貨，提供配單服務
16.384
8700
-/2023+
原裝現(xiàn)貨
16.384
193
-/-
公司現(xiàn)貨，進口原裝熱賣
16.384
5027
-/23+
只做原裝,專注海外現(xiàn)貨訂購20年
16.384
28800
-/22+
原裝現(xiàn)貨，提供配單服務
16.384
6500
-/2019+
原裝配單
16.384
60701
-/24+
深圳原裝現(xiàn)貨，可看貨可提供拍照
16.384
48000
-/24+
原裝現(xiàn)貨，可開專票，提供賬期服務
16.384
8391
-/22+
特價現(xiàn)貨，提供BOM配單服務
16.384
5000
SOT23/22+
一站式配單，只做原裝
16.384
41101
-/-
大量現(xiàn)貨，提供一站式配單服務
16.384
3000
-/2019+
原裝 部分現(xiàn)貨量大期貨
16.384
23412
-/23+
提供一站式配單服務
16.384
16000
SOP4/-
原裝正品/假一罰十
16.384
5000
-/23+
優(yōu)勢產(chǎn)品大量庫存原裝現(xiàn)貨
16.384
65286
-/21+
全新原裝現(xiàn)貨，長期供應，免費送樣
16.384
9200
SMD4/23+
只做原裝更多數(shù)量在途訂單
16.384
5000
-/24+
優(yōu)勢渠道現(xiàn)貨,提供一站式配單服務
t/sdh 頻率。 zl30109 與今年早些時候發(fā)布的 zl30100 和 zl30101 dpll 器件保持腳對腳兼容。新的芯片可產(chǎn)生極為穩(wěn)定可靠的時鐘，允許設計者利用同一電路板設計迅速從 stratum 4/4e 遷移到 stratum 3 時鐘。全部特性和模式均可通過硬件進行選擇，減少了對復雜的軟件驅(qū)動程序或外部微處理器的需求。 zl30109 可接受兩路參考時鐘輸入，可自動同步到任何工作在 2 khz、8 khz、1.544 mhz、2.048 mhz、8.192 mhz、16.384 mhz 或 19.44 mhz 頻率的時鐘上。該器件采用卓聯(lián)獨有的抖動處理技術(shù)抑制輸入時鐘的抖動，并能輸出下列頻率的時鐘： 2 khz、8 khz、1.544 mhz、2.048 mhz、4.096 mhz、8.192 mhz、16.384 mhz、32.768 mhz、65.536 mhz 和 19.44 mhz。 作為終端產(chǎn)品和接入設備中的基本時鐘控制器件，zl30109 芯片必須確保在網(wǎng)絡中斷或升級期間保持工作。卓聯(lián)的 dpll持續(xù)監(jiān)測輸入?yún)⒖紩r鐘，并在檢測到參考時鐘出現(xiàn)故障或
系統(tǒng)設計包括鍵盤輸入控制電路以及l(fā)cd液晶顯示電路，實現(xiàn)友好、直觀的人機接口。 2 系統(tǒng)硬件設計 2.1 tms320vc5402與ad73360接口電路 ad73360是adi公司推出的6通道模擬輸入的16位串行可編程a/d轉(zhuǎn)換器。它采用∑-△ a/d轉(zhuǎn)換原理，具有良好的內(nèi)置抗混疊性能，所以對模擬前端濾波器的要求不高,用一階rc低通濾波器就能滿足要求。其采樣率和輸入信號增益都是可編程的，采樣率可分別設置為64 ks/s、32 ks/s、16 ks/s和8 ks/s(輸入時鐘為16.384 mhz時)，增益可在0 db~38 db之間選擇。ad73360能保證6路模擬信號同時采樣，且在變換過程中延遲很小。本系統(tǒng)中ad73360采用交流耦合的差分輸入,通過mcbsp接口與tms320vc5402相連，接口信號線的數(shù)目只有6條，簡捷高效。圖2是具體連接方法。 ad73360的串口時鐘sclk信號作為mcbsp的發(fā)送時鐘信號(clkx0)和接收時鐘信號(clkr0)；mcbsp的發(fā)送引腳(fsx0)、接收幀同步引腳(fsr0)與ad73360的輸入引腳(sdifs)、輸出幀同步(
號的時刻與標推時鐘秒信號出現(xiàn)時刻一致），一般可用數(shù)學方法扣除鐘差。時間同步的另一種方法是用無線電波傳播時間信息。 1.1 同步時鐘提取基本設計 我國和歐洲在電話語音通信使用pcm30/32路一次群傳輸系統(tǒng)中，通常串行數(shù)據(jù)速率為8 000幀×32時隙×8 =2.048 mb/s,實際應用的各類語音調(diào)度系統(tǒng)中數(shù)據(jù)傳輸大都以該速率進行。接收端必須具備對應數(shù)據(jù)流的同步時鐘信號，從而進一步正確接收pcm串行數(shù)據(jù)。 接收端數(shù)據(jù)流同步時鐘信號提取功能模塊基本工作原理是以一個3位計數(shù)器count1對16.384 mhz（pcm串行數(shù)據(jù)流速率8倍）全局時鐘信號進行8分頻，計數(shù)器最高位作為同步采樣時鐘信號輸出，由全局時鐘上升沿驅(qū)動。在計數(shù)值跳變至0和4時，分別輸出同步時鐘的下降沿和上升沿。 作為常用時鐘源的石英晶體振蕩器具有比較好的長期頻率穩(wěn)定性，但作為全局時鐘輸入在產(chǎn)生同步時鐘過程中，由于晶振實際頻率與標稱頻率相對偏差所產(chǎn)生的誤差隨時間推移而累積，造成本地同步時鐘相位漂，所以需要不斷調(diào)整輸出同步時鐘相位才能夠保證接收過程不出現(xiàn)失步，這一點通過在分頻計數(shù)過程中調(diào)整計數(shù)器count1的計數(shù)值來實現(xiàn)。
上， 采用21.4 mhz為中頻數(shù)字化直擴通信終端的中頻載頻。 ( 5) 偽碼同步電路: 對于偽碼捕獲電路框架， 采用非相干串行捕獲法。其中的積分清洗濾波器可用累加器或者匹配濾波器來代替。由于直擴通信終端采用先解擴后解調(diào)， 在解擴之前無法得到精確的載波相位和載頻， 因此偽碼跟蹤電路采用非相干超前延時鎖相環(huán)。 3 仿真結(jié)果 由于偽碼速率為4.096 mb/ s， 故由采樣定理可知至少需8.192 mhz 的采樣頻率對偽碼采樣， 考慮到偽碼跟蹤電路延遲超前鎖相環(huán)的方便設計， 采用16.384 mhz的采樣速率對偽碼進行采樣， 即一個偽碼采四點。因而信息信號經(jīng)擴頻后得到的基帶擴頻信號速率為16.384 mb/ s， 而dac 轉(zhuǎn)換速率設定為81.92 mb/ s，所以為匹配數(shù)據(jù)速率需要對基帶擴頻信號進行內(nèi)插， 內(nèi)插因子為81. 92/ 16. 384= 5。接收過程為發(fā)送過程的反過程， 抽取因子等于內(nèi)插因子也為5。 為了提高頻譜利用率， 消除碼間干擾， 需要使用成形濾波器對擴頻后的碼片進行成形濾波。在中頻數(shù)字化直擴通信終端設計中為了節(jié)省電路資源， 把成形濾波器設計為既起碼片成形
工具，實驗開發(fā)系統(tǒng)則是提供芯片下載電路及eda實驗／開發(fā)的外圍資源，供硬件驗證用。在實驗教學中，實驗硬件使用了我們開發(fā)研制的cpld開發(fā)系統(tǒng)，其中的cpld器件為xilinx公司xc95系列的xc95144pq160，實驗使用vhdl為設計語言，選用了xilinxise7.1i作為實驗軟件。 2 設計實例——鍵盤接口設計 下面以鍵盤接口設計為例，說明eda技術(shù)在微機接口技術(shù)實驗教學中的應用。 2.1 硬件設計 硬件實現(xiàn)框圖如圖1所示。 2.2 按鍵掃描 本設計采用16.384 mhz時鐘，緩沖后除了為其他芯片提供工作時鐘外，還可采用計數(shù)的方法進行分頻，以得到125 hz的參考時鐘。這個時鐘，就用來作幾個與鍵盤處理息息相關的進程敏感事件。按鍵采用通用的掃描方式，4組行掃描線是在每一個分頻時鐘的下降沿，利用1個預先設計的4位狀態(tài)機產(chǎn)生，在每一個掃描線送出的同時，讀取列值(col)，即按鍵碼。按鍵行掃描時序圖如圖2所示。 2.3 按鍵的識別 如果本次掃描沒有鍵按下，按鍵碼賦值為00h。如果掃描到鍵碼不為0(即有鍵按下)，將該鍵碼對應的鍵值送至存儲器指定地址data k
h 頻率。 zl30109 與今年早些時候發(fā)布的 zl30100 和 zl30101 dpll 器件保持腳對腳兼容。新的芯片可產(chǎn)生極為穩(wěn)定可靠的時鐘，允許設計者利用同一電路板設計迅速從 stratum 4/4e 遷移到 stratum 3 時鐘。全部特性和模式均可通過硬件進行選擇，減少了對復雜的軟件驅(qū)動程序或外部微處理器的需求。 zl30109 可接受兩路參考時鐘輸入，可自動同步到任何工作在 2 khz、8 khz、1.544 mhz、2.048 mhz、8.192 mhz、16.384 mhz 或 19.44 mhz 頻率的時鐘上。該器件采用卓聯(lián)獨有的抖動處理技術(shù)抑制輸入時鐘的抖動，并能輸出下列頻率的時鐘： 2 khz、8 khz、1.544 mhz、2.048 mhz、4.096 mhz、8.192 mhz、16.384 mhz、32.768 mhz、65.536 mhz 和 19.44 mhz。 作為終端產(chǎn)品和接入設備中的基本時鐘控制器件，zl30109 芯片必須確保在網(wǎng)絡中斷或升級期間保持工作。卓聯(lián)的 dpll持續(xù)監(jiān)測輸入?yún)⒖紩r鐘，并在檢測到參考時鐘出現(xiàn)故
lpc2132的pwm能完成這個任務嗎？我想用2132實現(xiàn)模擬的i2s接口，準備用16.384mhz.html">16.384mhz的晶振，利用pll，使得主頻為16.384×3mhz。然后通過一個pwm口輸出一個2.048mhz的方波作為i2s接口的時鐘。然后通過一個計數(shù)器對方波進行計數(shù)，256個方波產(chǎn)生一個中斷，在中斷中用程序控制fs信號和data in和data out信號。以前我是用avr單片機實現(xiàn)的?，F(xiàn)在不知道2132是否可以實現(xiàn)。這里面涉及幾個問題：1、是否可以利用pwm輸出2.048mhz的方波？這里面設置匹配值為12，如果匹配，i/o輸出口取反，這個過程不產(chǎn)生中斷。是否能夠?qū)崿F(xiàn)？2、用一個匹配值為24×256的通道，產(chǎn)生一個8khz的中斷，在中斷函數(shù)中實現(xiàn)控制fs，data in ,data out。這里面有一個問題，要求pwm匹配后立即重新計數(shù)，即在中斷過程中pwm繼續(xù)計數(shù)不停止。是否可以？3、請問2.048mhz的方波和8khz中斷是否能夠嚴格控制時序？電路已經(jīng)畫好了，就等周公的芯片了，大家?guī)臀曳治鲆幌?，是否可以實現(xiàn)？
聯(lián)系人：
聯(lián)系方式：
