DS-SS接收機(jī)全數(shù)字AGC的FPGA實(shí)現(xiàn)

100db的動態(tài)范圍，并給出基于fpga的電路實(shí)現(xiàn)算法。該ds-ss接收機(jī)系統(tǒng)構(gòu)成如圖1所示。其中射頻前端采用nemerix公司的nj1004芯片，數(shù)控衰減器采用m/a-com公司的at90-0106。1 外部agc原理和設(shè)計接收機(jī)的接收信號經(jīng)過濾波器、放大器1和下變頻器處理后，載波頻率變?yōu)?575.42mhz，再經(jīng)過數(shù)控衰減器和放大器2進(jìn)入射頻前端。在射頻前端，nj1004芯片內(nèi)部對輸入信號經(jīng)過下邊頻、濾波、放大和ad采樣后，輸出sgn和mag兩路中頻數(shù)字信號，ad采樣位數(shù)為2bit，采樣率為16.368mhz，中頻信號頻率為4.092mhz。射頻前端nj1004內(nèi)部含有一個agc系統(tǒng)，其動態(tài)范圍為60db。輸入信號在射頻前端的動態(tài)范圍內(nèi)變化時，sgn輸出信號的占空比恒定為50%，mag輸出信號的占空比恒定為33.3%。由于射頻前端芯片內(nèi)部agc的動態(tài)范圍不滿足整個接收系統(tǒng)的工作要求，因此在接收機(jī)中增加一個外部agc模塊以保證接收機(jī)的動態(tài)范圍。外部agc控制模塊的功能是檢測出射頻前端輸出信號占空比變化而反映出來的接收信號幅度變化量，并通過低通濾波器濾出直流分量，經(jīng)過一定的直流放大反饋給受控衰減器，調(diào)整