|
|||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
請教：關于IC設計時DFT的問題 |
| 作者：nice81 欄目：集成電路 |
看到板上有很多做測試的高手，想請教： 在做IC設計時，通常會做DFT，并要達到一定的fault coverage。 我想知道，如果要保證成品的DPPM小于一定的值，那么要達到的fault coverage為多少？ 不知道大家所在的公司對于fault coverage的要求都是怎么樣的？ 多謝！ |
| 2樓： | >>參與討論 |
| 作者： jqlong 于 2006/8/14 0:35:00 發(fā)布：
我也想知道 這個問題很有價值 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 www.udpf.com.cn 浙ICP證030469號 |