|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
FPGA和CPLD有什么區(qū)別？ |
| 作者：xjtwhb 欄目：EDA技術(shù) |
| 2樓： | >>參與討論 |
| 作者： liulg2153 于 2005/9/17 11:18:00 發(fā)布：
同問! 哪位大蝦能講解一下 啊? |
|
| 3樓： | >>參與討論 |
| 作者： nuaalwl 于 2005/9/25 16:25:00 發(fā)布：
基本上區(qū)別不大都是PLD CPLD 大多是基于乘積項技術(shù)（PRODUCT-TERM）和EEPROM（或者FLASH）工藝 FPGA一般是基于查表技術(shù)（LOOK-UP-TABLE）和SRAM工藝 具體的在網(wǎng)上搜吧。 |
|
| 4樓： | >>參與討論 |
| 作者： chenrongjn 于 2005/9/26 14:48:00 發(fā)布：
看看 ①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ?ＧＡ更適合于完成時序邏輯。換句話說,ＦＰＧＡ更適合于觸發(fā)器豐富的結(jié)構(gòu),而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。 ②ＣＰＬＤ的連續(xù)式布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的,而ＦＰＧＡ的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內(nèi)連電路的邏輯功能來編程,ＦＰＧＡ主要通過改變內(nèi)部連線的布線來編程;ＦＰ?ＧＡ可在邏輯門下編程,而ＣＰＬＤ是在邏輯塊下編程。 ④ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實現(xiàn)。 ⑤ＣＰＬＤ比ＦＰＧＡ使用起來更方便。ＣＰＬＤ的編程采用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技術(shù),無需外部存儲器芯片,使用簡單。而ＦＰＧＡ的編程信息需存放在外部存儲器上,使用方法復(fù)雜。 ⑥ＣＰＬＤ的速度比ＦＰＧＡ快,并且具有較大的時間可預(yù)測性。這是由于ＦＰＧＡ是門級編程,并且ＣＬＢ之間采用分布式互聯(lián),而ＣＰＬＤ是邏輯塊級編程,并且其邏輯塊之間的互聯(lián)是集總式的。 ⑦在編程方式上,ＣＰＬＤ主要是基于Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存儲器編程,編程次數(shù)可達1萬次,優(yōu)點是系統(tǒng)斷電時編程信息也不丟失。ＣＰＬＤ又可分為在編程器上編程和在系統(tǒng)編程兩類。ＦＰＧＡ大部分是基于ＳＲＡＭ編程,編程信息在系統(tǒng)斷電時丟失,每次上電時,需從器件外部將編程數(shù)據(jù)重新寫入ＳＲＡＭ中。其優(yōu)點是可以編程任意次,可在工作中快速編程,從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置。 ⑨一般情況下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且集成度越高越明顯。 |
|
| 5樓： | >>參與討論 |
| 作者： zqs5476 于 2005/9/27 18:44:00 發(fā)布：
re FPGA是寄存器型器件 CPLD是邏輯型器件 |
|
| 6樓： | >>參與討論 |
| 作者： 一塵w 于 2005/9/28 17:03:00 發(fā)布：
eeeeeee |
|
| 7樓： | >>參與討論 |
| 作者： zengboly 于 2005/9/28 17:25:00 發(fā)布：
這是我前一段時間在這里搜集的，現(xiàn)在奉獻給大家。就是有點長。 FPGA與CPLD的區(qū)別 系統(tǒng)的比較，與大家共享： 盡管ＦＰＧＡ和ＣＰＬＤ都是可編程ＡＳＩＣ器件,有很多共同特點,但由于ＣＰＬＤ和ＦＰＧＡ結(jié)構(gòu)上的差異,具有各自的特點: ①ＣＰＬＤ更適合完成各種算法和組合邏輯,ＦＰ ＧＡ更適合于完成時序邏輯。換句話說,ＦＰＧＡ更適合于觸發(fā)器豐富的結(jié)構(gòu), 而ＣＰＬＤ更適合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。 ②ＣＰＬＤ的連續(xù)式布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的,而ＦＰＧＡ的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。 ③在編程上ＦＰＧＡ比ＣＰＬＤ具有更大的靈活性。ＣＰＬＤ通過修改具有固定內(nèi)連電路的邏輯功能來編程,ＦＰＧＡ主要通過改 變內(nèi)部連線的布線來編程;ＦＰ ＧＡ可在邏輯門鹵喑?而ＣＰＬＤ是在邏輯塊下編程。 ④ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實現(xiàn)。 ⑤ＣＰＬＤ比ＦＰＧＡ使用起來更方便。ＣＰＬＤ的編程采用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技術(shù),無需外部存儲器芯片,使用 簡單。而ＦＰＧＡ的編程信息需存放在外部存儲器上,使用方法復(fù)雜。 ⑥ＣＰＬＤ的速度比ＦＰＧＡ快,并且具有較大的時間可預(yù)測性。這是由于ＦＰＧＡ是門級編程,并且ＣＬＢ之間采用分布式互聯(lián), 而ＣＰＬＤ是邏輯塊級編程,并且其邏輯塊之間的互聯(lián)是集總式的。 ⑦在編程方式上,ＣＰＬＤ主要是基于Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存儲器編程,編程次數(shù)可達1萬次,優(yōu)點是系統(tǒng)斷電時編程信息也不 丟失。ＣＰＬＤ又可分為在編程器上編程和在系統(tǒng)編程兩類。ＦＰＧＡ大部分是基于ＳＲＡＭ編程,編程信息在系統(tǒng)斷電時丟失, 每次上電時,需從器件外部將編程數(shù)據(jù)重新寫入ＳＲＡＭ中。其優(yōu)點是可以編程任意次,可在工作中快速編程,從而實現(xiàn)板級和系統(tǒng) 級的動態(tài)配置。 ⑧ＣＰＬＤ保密性好,ＦＰＧＡ保密性差。 ⑨一般情況下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且集成度越高越明顯。 CPLD和FPGA面面觀（轉(zhuǎn)） CPLD和FPGA在工業(yè)界已被廣泛的應(yīng)用，這種成功主要是以犧牲門陣列、及標(biāo)準(zhǔn)單元電路ASIC為代價的。為了使觸發(fā)器觸發(fā)速率和 快速路由的延遲得到近似于真實設(shè)計的結(jié)果，可編程邏輯的速度也得加快。尤其是，如果你可能會使用到可編程邏輯器件所提供的 嵌入式存儲器的時候，因為它的容量增多，因此，相應(yīng)地按每門計算的成本也更加便宜。 可編程邏輯器件的這種發(fā)展趨勢尤其受到人們的歡迎，特別是當(dāng)你的用量太少，不足以讓ASIC廠家或制造商感興趣，或是在掩 模和NRE的成本隨每一代處理工藝成指數(shù)上漲，而你的用量又很少，無法全部攤?cè)氤杀緯r，可編程邏輯器件更是受歡迎了。ASIC一 般都要求你詳細開列出每個裸芯片功能驗證和定時驗證的全套測試向量數(shù)據(jù)；而這些，在CPLD和FPGA中，則是由制造廠家自己處理的。 從產(chǎn)品上市時間快慢的角度來考慮，一般來說，ASIC從設(shè)計完成到你拿到第一個樣品的時間，總會在幾周或幾個月以后。幾周或 幾個月的耽擱時間與你花幾分鐘就能從代銷商或供應(yīng)商的貨架上買到PLD，然后就開始調(diào)試你的設(shè)計，這中間時間相差實在是太大了。 加之，在投產(chǎn)前為了排除故障或再增加某些功能什么的，還要對設(shè)計做些修改，以及ASIC NRE的成本和相當(dāng)長的制造周期，綜合起來， 確實是個大問題。 當(dāng)然，如果你的設(shè)計用到的產(chǎn)品產(chǎn)量較大，而你也能解決制造周期長的問題，那么，標(biāo)準(zhǔn)單元電路ASIC還是你的每門最低成本首 選的代表。ASIC也有速度比FPGA和CPLD高得多、功耗更低的品種。正像某些閃速存儲器用戶所希望地那樣，他們可以轉(zhuǎn)而使用更便宜 的掩膜ROM。許多可編程邏輯器件的用戶，特別是那些不用現(xiàn)場可重新編程技術(shù)的用戶，總是懷著妒忌的心態(tài)看待ASIC器件，因此也 不知出于什么原因，在他們的設(shè)計中都不曾用過ASIC。 尋求中間道路 有些廠商認為還有第三種選擇：把可編程邏輯和門陣列及標(biāo)準(zhǔn)單元電路的ASIC組合在同一個器件上。他們這些方法雖在每種型號 邏輯器件的裸芯片百分比和納入ASIC部分的方式（如有）上是不一樣的。但基本的動機卻是相同的：那就是把這兩種技術(shù)的精華合二 為一。然而，這個目標(biāo)的現(xiàn)實性究竟有多大呢？ 如果你的目的只是為了降低成本，那么，這種混合邏輯的電路的生命力至今還不清楚，只不過進化的演變很快而已。以到處都能見到 的PCI芯核為例。就在兩年前，可編程邏輯器件的廠家們還在拼命設(shè)法做出目的只是32位的芯片，但其體積要求小到使用戶只要有一 塊地方就可以做他專用的邏輯器件，甚至廠家的體積最大的器件也是如此。而今天，64位的器件，包括啟動程序加上目標(biāo)芯核（FIFO 緩沖器除外，其體積和數(shù)量取決于設(shè)計）的體積。估計只占ALTERA公司（www.altera.com）即將上市EP20K1500E邏輯資源的2.4%， 占XILINX公司（www.xilinx.com）即將上市XCV3200E邏輯資源的1％。 就算這些片子的價格比較昂貴。但是從圖1所示的過去幾年來每門成本價的走向和對今后幾年的預(yù)示趨勢可以看出：制造商們正在 大量銷售這些通用的邏輯器件，而且含蓋了各種類別的用戶和應(yīng)用項目�；旌鲜降钠骷赡軙孤阈镜捏w積更小一些，但這取決于ASIC 對可編程邏輯器件所占的比例。當(dāng)然，裸芯片的尺寸大小也只占整個器件成本的一部分。還有其他因素，例如用戶的測試流程，生產(chǎn) 線新生項目的管理以及因產(chǎn)量小而造成的生產(chǎn)效益減少等，在促使價格提高上都起著等同的或且更大的作用。 要使邏輯器件達到相當(dāng)大的產(chǎn)量，像微處理器那樣，則ASIC門電路還是最佳上選（參考文獻3）。大型的CPLD和FPGA器件上何時 能裝上這種類型的片芯，在一定程度上取決于這類芯核能用的片上存儲器的數(shù)量。XILINX公司曾宣稱，以0.18mmXCV2000E Virtex-E FPGA所含有"系統(tǒng)"門，是0.22mmXCV1000 Virtex器件的兩倍。但是從Virtex到Virtex-E，邏輯單元電路的數(shù)量只增加了50％；門電路 的其余增量大部分卻來自數(shù)字延遲鎖定回路DLL）成倍的增加，以及片上Block SelectRAM的數(shù)量增加了五倍。 從概念上講，嵌套式存儲器作為CPU芯核的一級和二級超高速緩存器，應(yīng)該是有用武之地的，但是優(yōu)化的超高速緩存設(shè)計要求的 陣列電路，比適用于其他邏輯電路的可能要大。否則超高速緩存的功能會因此受到嚴(yán)重影響，通用邏輯門電路的可用量也會下降，除 非生產(chǎn)廠家另行設(shè)置專用的超高速緩存控制器邏輯電路才行。這種片上邏輯電路類似于可編程邏輯器件廠家提供的DLL和PLL及雙端口 RAM、內(nèi)容定址存儲器、FIFO緩沖器以及其他的專用功能的資源。但是又與某些電路不同，超高速緩存邏輯器件的可應(yīng)用性更為有限。 片子的專用程度越高，應(yīng)用的領(lǐng)域和用戶就越少，潛在的產(chǎn)量也就越低。 對速度的要求 功能是采用混合式芯片的更為重要的理由。例如，要是你的CPU芯核需要的運行速度只相當(dāng)于標(biāo)準(zhǔn)產(chǎn)品的速度，那么ASIC就是唯 一的選擇�？删幊踢壿嬈骷膹S家都宣稱，他們64位的PCI芯核曾達到過66MHZ的速度，這些芯核在某些情況下，特別是在非零等待狀 態(tài)的配置中，可能的確能做到。但是在這樣做時，媒體認為，至少有一些芯核對前端和后端的工具提出了這種不靈活的定位要求，因 為在這種設(shè)計內(nèi)用戶的專用部分，達不到門電路數(shù)和功能的要求。 不久以前，設(shè)計師們也曾對33MHZ PCI提出過同樣的問題，所以從溫故知新的角度看，生機盎然的66MHZ運行幾乎肯定遲早會到來。 ASIC和可編程邏輯器件之間在I／O緩沖器電性能和速度上的差距，也在迅速地縮�。ǹ蓞⒖糄yna Chips公司（www.dyna.com）的DY8000 器件，和前面提到過了ALTERA公司和XILINX公司的結(jié)構(gòu)）。不過，互連接點豐富的ASIC邏輯器的最高速度一直都比被路由矩陣制約的 CPLD和受通過－晶體管限制的FPGA的速度要快，在某種程度上說，甚至比反熔絲的FPGA還快。 還有沒有別的用ASIC做的高速邏輯芯核的新的應(yīng)用領(lǐng)域呢？如果有，這對可編程邏輯器件的靈活性也會增加一定的砝碼。雖然 FPGA廠家開始表白他們有信心支持順控制器用于133MHZ和雙數(shù)據(jù)速率（DOR）同步DRAM，以及用于無等待延遲、DDR和四數(shù)據(jù)速率同步 SRAM的存儲控制器，但他們都閉口不談Rambus公司（www.rambus.com）的DRAM（RDRAM）控制器（RAC）。RAC有很高的功能要求，它們 從外部到內(nèi)部的帶寬扇出，會使可編程－邏輯－路由的資源受到破壞。 RDRAM的單存儲器寬度信道接口能實現(xiàn)的系統(tǒng)顆粒度，比它用寬總線SDRAM獲得同樣峰值帶寬所用的最低密度還小。在嵌套式設(shè)計中， 這個因素具有特別的價值。PC和其他消費類產(chǎn)品的制造商，如SONY公司（www.sony.com）的Playstation2，都在盡量地加大其產(chǎn)量，以 求降低目前RDRAM與異步的DRAM和SDRAM相比不斷升高的成本。所以，如果在不遠的將來，混合式芯片的生產(chǎn)廠家會提供可編程邏輯器件 與RAC的組合器件，那就沒有什么大驚小怪的了。 許多高速網(wǎng)絡(luò)化接口和通信接口規(guī)約，對速度的要求也是可編程邏輯器件目前不能處理的難題。其中另外一條對許多器件都是共同 的需要的，那就是混合信號集成，這一條也給ASIC－加－可編程－邏輯混合器件帶來了新的生機，除了PLL外，今天的CPLD和FPGA顯然已 無法處理模擬信號。專用鐘頻恢復(fù)電路和無線基帶處理，是標(biāo)準(zhǔn)單元電路和定制ASIC處理所獨具的模擬功能實例。 在用CPLD和FPGA做較大設(shè)計中，功耗仍然是傷腦筋的事情（參考文獻8）。在許多情況下，通過封裝工藝和縮微印刷技術(shù)的不斷改進， 生產(chǎn)廠家已經(jīng)能夠使器件的工作電壓 |
|
| 8樓： | >>參與討論 |
| 作者： aaron238 于 2005/10/2 17:39:00 發(fā)布：
很好 |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 www.udpf.com.cn 浙ICP證030469號 |