|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
Modlesim對Xilinx的FPGA驗證進行后仿真疑問！ |
| 作者：kir007 欄目：EDA技術(shù) |
如果用Modlesim對XILINX的FPGA驗證進行后仿真，應(yīng)該執(zhí)行哪些步驟地操作呢？ 希望高手點撥一二！ 謝謝！ |
| 2樓： | >>參與討論 |
| 作者： ysunuaa 于 2005/9/29 22:03:00 發(fā)布：
Modlesim。。。。 這個問題很廣 怎么回答呢 具體點較好 |
|
| 3樓： | >>參與討論 |
| 作者： kir007 于 2005/9/30 11:02:00 發(fā)布：
這個問題很具體，希望大家指導(dǎo)！ 首先編譯庫文件，問題是還要編譯個什么glbl.v的文件，是單獨編譯還是編譯到哪個庫中，然后再設(shè)置Modelism.ini？還是怎么搞？ 在ISE中進行映射后，會生成時序仿真的verilog源文件和sdf文件，一般步驟是將新生成的verilog文件導(dǎo)入到modelsim中，按照常規(guī)方法假如testbench文件，再仿真，可是現(xiàn)在老是提示某個單元不能找到，不能往下進行了！ 我想請教一下Verilog的庫應(yīng)該怎么操作？ 有沒有成功實踐過的大俠，指導(dǎo)一下！ |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 www.udpf.com.cn 浙ICP證030469號 |