從1985年投產(chǎn)以來，貴溪煉銅廠已經(jīng)獲得了多種榮譽(yù)稱號，包括“國家環(huán)境保護(hù)先進(jìn)單位”以及“防止工業(yè)污染十佳企業(yè)”等等。挑戰(zhàn)作為中國最大的銅原料制造商和供應(yīng)商，在保持產(chǎn)量逐步增加的同時減少運(yùn)營和維護(hù)成本是貴...
分類：EDA/PLD/PLC 時間：2007-10-09 閱讀：1917 關(guān)鍵詞：乾正自動化為貴溪煉銅廠提供解決方案
萊迪思半導(dǎo)體公司日前公布了其第三代非易失FPGA器件，LatticeXP2系列。LatticeXP2具有增強(qiáng)的性能，雙倍增加的邏輯容量達(dá)40K查找表（LUT）、性能改進(jìn)了25%、還加入了專用DSP塊，而每個功能的價格減少達(dá)50%。對1.2伏加...
分類：EDA/PLD/PLC 時間：2007-10-09 閱讀：1481 關(guān)鍵詞：萊迪思推出業(yè)界首個真正的90納米非易失FPGA器件
內(nèi)置以太網(wǎng)的Twido PLC在陶瓷整線的應(yīng)用
1.概述陶瓷機(jī)械嚴(yán)格來講，是陶瓷生產(chǎn)線。整個生產(chǎn)工藝：原料加工制粉→全自動壓磚機(jī)成形→自動化干燥、彩印、施釉→輥道窯燒成→自動化磨光→切邊(有必要的話)→包裝入庫。其中涉及到球磨機(jī)械、壓機(jī)、窯爐、磨光機(jī)、...
分類：EDA/PLD/PLC 時間：2007-10-09 閱讀：1572 關(guān)鍵詞：內(nèi)置以太網(wǎng)的Twido PLC在陶瓷整線的應(yīng)用
由于與深亞微米標(biāo)準(zhǔn)單元ASIC相關(guān)的非重復(fù)性工程費用(NRE)越來越大，設(shè)計周期又很長，因此利用結(jié)構(gòu)化ASIC進(jìn)行定制IC設(shè)計的吸引力正變得越來越大。結(jié)構(gòu)化ASIC能以極具競爭力的單位成本提供的硅片性能，并且NRE費用極低...
分類：EDA/PLD/PLC 時間：2007-10-08 閱讀：1388 關(guān)鍵詞：探究最佳的結(jié)構(gòu)化ASIC設(shè)計方法
目前國內(nèi)數(shù)控機(jī)床中的伺服電機(jī)一般都是配套增量式編碼器，而增量式編碼器的并不太高且輸出的是并行信號，欲提高其就必然要增大編碼器的設(shè)計難度和增多并行信號的輸出，這樣...
分類：EDA/PLD/PLC 時間：2007-09-30 閱讀：2764 關(guān)鍵詞：CPLD與絕對式編碼器在高精度高速伺服單元中的應(yīng)用EPM570T144C5ADM485TPS7333
傳統(tǒng)上由高密度FPGA及CPLD電源管理設(shè)計">CPLD器件和低容量FPGA支持的應(yīng)用現(xiàn)在有了一個新的選擇，即Lattice半導(dǎo)體公司開發(fā)的MachXO系列邏輯器件，它具有更低成本和更多的...
分類：EDA/PLD/PLC 時間：2007-09-30 閱讀：1879 關(guān)鍵詞：新型PLD器件融合了FPGA和CPLD的優(yōu)勢
監(jiān)控技術(shù)在物流自動化侖儲系統(tǒng)中的應(yīng)用
隨著商品經(jīng)濟(jì)和信息技術(shù)的發(fā)展，自動化倉儲系統(tǒng)(ASS—Automatic Storage System)已在大型集團(tuán)企業(yè)、商場和國防等各個領(lǐng)域中崛起。它是一種自動存儲和取出貨物系統(tǒng)，是當(dāng)今...
分類：EDA/PLD/PLC 時間：2007-09-30 閱讀：2061 關(guān)鍵詞：監(jiān)控技術(shù)在物流自動化侖儲系統(tǒng)中的應(yīng)用DS2401DS2409
賽靈思公司宣布將在本周舉辦的中國英特爾信息技術(shù)峰會（ Intel Developer Forum China）上展示性能的FPGA加速模塊。賽靈思計算加速平臺（ACP）采用基于FPGA的加速模塊滿足I...
分類：EDA/PLD/PLC 時間：2007-09-29 閱讀：2202 關(guān)鍵詞：賽靈思展示基于FPGA的高性能加速模塊
設(shè)計工程師通常在FPGA上實現(xiàn)FIFO(先進(jìn)先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對性變差，某些情況下會變得不方便或者將增加硬件...
分類：EDA/PLD/PLC 時間：2007-09-29 閱讀：1565 關(guān)鍵詞：在FPGA中基于信元的FIFO設(shè)計方法
基于MSP430F2012和IA4420的主動式RFID標(biāo)簽設(shè)計
概述 射頻識別(RFID)是近年來成長最快的無線技術(shù)之一，它將條形碼及無線技術(shù)的優(yōu)勢帶入資產(chǎn)管理、產(chǎn)品跟蹤、海運(yùn)及運(yùn)輸識別、庫存控制和定位檢測中。大多數(shù)RFID系統(tǒng)采用...
分類：EDA/PLD/PLC 時間：2007-09-29 閱讀：2477 關(guān)鍵詞：基于MSP430F2012和IA4420的主動式RFID標(biāo)簽設(shè)計CR2032MSP430F2011MSP430MSP430F2012
基于CPLD的CCD相機(jī)圖像信號模擬器的設(shè)
1 引言 多年來CCD 器件以體積小、重量輕、功耗小、工作電壓低和抗燒毀等優(yōu)點以及在分辨率、動態(tài)范圍、靈敏度、實時傳輸、自掃描等特性，廣泛地應(yīng)用于攝像器材、氣象、...
分類：EDA/PLD/PLC 時間：2007-09-29 閱讀：2569 關(guān)鍵詞：基于CPLD的CCD相機(jī)圖像信號模擬器的設(shè)DS90C031
基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn)
引言分頻器在CPLD/FPGA設(shè)計中使用頻率比較高，盡管目前大部分設(shè)計中采用芯片廠家集成的鎖相環(huán)資源，但是對于要求奇數(shù)倍分頻（如3、5等）、小數(shù)倍（如2.5、3.5等）分頻、占空比50%的應(yīng)用場合卻往往不能滿足要求。硬件...
分類：EDA/PLD/PLC 時間：2007-09-28 閱讀：3763 關(guān)鍵詞：基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn)
羅克韋爾自動化近日推出新型SIL3安全控制器SmartGuard，支持DeviceNetSafety應(yīng)用。制造商可將靈活的可編程安全解決方案應(yīng)用到設(shè)備上，可在降低安裝成本的同時提高員工的生產(chǎn)力可在降低安裝成本的同時提高員工的工作...
分類：EDA/PLD/PLC 時間：2007-09-28 閱讀：1711 關(guān)鍵詞：羅克韋爾自動化推出SmartGuard安全控制器
摘 要:介紹了一種基于復(fù)雜可編程邏輯器件（CPLD）的120MHz高速A／D采集卡的設(shè)計方法。給出了這種采集卡的硬件原理電路和主要的軟件設(shè)計思路。采用該設(shè)計方法設(shè)計的數(shù)據(jù)采集...
分類：EDA/PLD/PLC 時間：2007-09-28 閱讀：2320 關(guān)鍵詞：基于CPLD的120MHz高速A／D采集卡的設(shè)計EPM7128SQC100
基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計與實現(xiàn)
摘???要：本文介紹了一種利用矢量旋轉(zhuǎn)CORDIC(COordinationRotationDIgitalComputer)算法實現(xiàn)正交數(shù)字混頻器中的數(shù)控振蕩器(NCO)的方法。首先推導(dǎo)了CORDIC算法產(chǎn)生正/余弦信號的實現(xiàn)過程，然后給出了在FP
分類：EDA/PLD/PLC 時間：2007-09-28 閱讀：2672 關(guān)鍵詞：基于FPGA的正交數(shù)字混頻器中數(shù)控振蕩器的設(shè)計與實現(xiàn)
基于DSP和CPLD的電力參數(shù)檢測終端的設(shè)計
摘???要：本文介紹了電力參數(shù)檢測終端的硬件結(jié)構(gòu)以及參數(shù)的計算，著重講述了采樣脈沖的產(chǎn)生過程、抗混疊軟件濾波、缺相檢測原理、測頻方法和諧波計算原理。關(guān)鍵詞：DSP；軟件濾波；缺相檢測；諧波分析；FFT引言在供...
分類：EDA/PLD/PLC 時間：2007-09-28 閱讀：2279 關(guān)鍵詞：基于DSP和CPLD的電力參數(shù)檢測終端的設(shè)計LM339
1 復(fù)雜可編程邏輯器件概述 復(fù)雜可編程邏輯器件(CPLD)最早出現(xiàn)于80年代后期,由于其高速、設(shè)計靈活、成本低、延時可預(yù)測等特點,一經(jīng)面世便得到廣泛的應(yīng)用。世界各主...
分類：EDA/PLD/PLC 時間：2007-09-28 閱讀：1856 關(guān)鍵詞：基于CPLD的LED大屏幕視頻控制系統(tǒng)ISPLSI1032E
傳統(tǒng)的綜合技術(shù)越來越不能滿足當(dāng)今采用 90 納米及以下工藝節(jié)點實現(xiàn)的非常大且復(fù)雜的 FPGA 設(shè)計的需求了。問題是傳統(tǒng)的 FPGA 綜合引擎是基于源自 ASIC 的方法,如底層規(guī)劃、...
分類：EDA/PLD/PLC 時間：2007-09-28 閱讀：1648 關(guān)鍵詞：使用基于圖形的物理綜合加快FPGA設(shè)計時序收斂
基于FPGA的SoftSerdes設(shè)計與實現(xiàn)
0引言在高速源同步應(yīng)用中，時鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時鐘恢復(fù)方法是利用數(shù)字時鐘模塊(DCM、)產(chǎn)生的多相位時鐘對輸入的數(shù)據(jù)進(jìn)行過采樣。但是由于DCM的固有抖動，在頻率很高時，利用DCM作為一種數(shù)據(jù)恢復(fù)的方...
分類：EDA/PLD/PLC 時間：2007-09-28 閱讀：1687 關(guān)鍵詞：基于FPGA的SoftSerdes設(shè)計與實現(xiàn)
1 引言 現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個重要方向[5]。從模擬調(diào)制到數(shù)字調(diào)制，從二進(jìn)制發(fā)...
分類：EDA/PLD/PLC 時間：2007-09-28 閱讀：2606 關(guān)鍵詞：CPLD的PSK系統(tǒng)設(shè)計EPM7128SLC84-7
