基于FPGA的數(shù)字激光自動功率控制系統(tǒng)設(shè)計

摘要：半導(dǎo)體激光器的自動功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計了一個基于FPGA的數(shù)字激光自動功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測、A/D轉(zhuǎn)換、SOC控制、AP...

分類：EDA/PLD/PLC 時間：2012-06-15 閱讀：4634 關(guān)鍵詞：基于FPGA的數(shù)字激光自動功率控制系統(tǒng)設(shè)計

基于FPGA的實時可編程高信號源設(shè)計

摘要：以16 位高D/A轉(zhuǎn)換器為構(gòu)建波形重構(gòu)電路，將單片機和FPGA 組合實現(xiàn)總體控制，完成了基于FPGA的實時可編程高信號源設(shè)計。利用單片機集成的16 位高A/D 構(gòu)建了一個閉環(huán)控...

分類：EDA/PLD/PLC 時間：2012-05-24 閱讀：2882 關(guān)鍵詞：基于FPGA的實時可編程高精度信號源設(shè)計

基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計

摘要 基于FPGA、PCI9054、SDRAM和DDS設(shè)計了用于某遙測信號模擬源的專用板卡。PCI9054實現(xiàn)與上位機的數(shù)據(jù)交互，F(xiàn)PGA實現(xiàn)PCI本地接口轉(zhuǎn)換、數(shù)據(jù)接收發(fā)送控制及DDS芯片的配置...

分類：EDA/PLD/PLC 時間：2012-05-23 閱讀：5784 關(guān)鍵詞：基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計

基于FPGA的實時數(shù)字化光纖傳輸系統(tǒng)

摘要 提出一種實時數(shù)字化光纖傳輸系統(tǒng)，該系統(tǒng)分為發(fā)送端和接收端。發(fā)送端用A/D轉(zhuǎn)換器將輸入的模擬信號數(shù)字化，再用FPGA對數(shù)據(jù)進行處理，并通過光纖傳輸。同時，F(xiàn)PGA還控制...

分類：EDA/PLD/PLC 時間：2012-05-23 閱讀：7364 關(guān)鍵詞：基于FPGA的實時數(shù)字化光纖傳輸系統(tǒng)光纖傳輸A/D轉(zhuǎn)換器

基于CPLD技術(shù)的看門狗電路設(shè)計

隨著現(xiàn)代電子技術(shù)的發(fā)展，帶有各種微處理的現(xiàn)代電子設(shè)備已廣泛應(yīng)用于國民生產(chǎn)的各行各業(yè)中。但隨著設(shè)備功能越來越強大，程序結(jié)構(gòu)越來越復(fù)雜，指令代碼越來越長，加之現(xiàn)場工...

分類：EDA/PLD/PLC 時間：2012-05-22 閱讀：2013 關(guān)鍵詞：基于CPLD技術(shù)的看門狗電路設(shè)計看門狗，CPLD,計數(shù)定時電路

一種基于FPGA的UART 電路實現(xiàn)

摘 要： UART 即通用異步收發(fā)器，傳統(tǒng)上采用多功能的專用集成電路實現(xiàn)。但是在一般的使用中往往不需要完整的UART 的功能，比如對于多串口的設(shè)備或需要加密通訊的場合使用專...

分類：EDA/PLD/PLC 時間：2012-05-22 閱讀：3976 關(guān)鍵詞：一種基于FPGA的UART 電路實現(xiàn)

基于FPGA實現(xiàn)固定倍率的圖像縮放

摘要：基于FPGA硬件實現(xiàn)固定倍率的圖像縮放，將2維卷積運算分解成2次1維卷積運算，對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。把...

分類：EDA/PLD/PLC 時間：2012-05-21 閱讀：3764 關(guān)鍵詞：基于FPGA實現(xiàn)固定倍率的圖像縮放圖像縮放卷積運算單元體

基于FPGA和DSP的1394b雙向數(shù)據(jù)傳輸系統(tǒng)

摘要：IEEE 1394串行總線以其高速實時性的特點和靈活可配置的拓?fù)浣Y(jié)構(gòu)為提高系統(tǒng)性能提供了一種有效的途徑。文中介紹了IEEE Std 1394b總線系統(tǒng)的功能和特點，并以FPGA和DSP...

分類：EDA/PLD/PLC 時間：2012-05-03 閱讀：5882 關(guān)鍵詞：基于FPGA和DSP的1394b雙向數(shù)據(jù)傳輸系統(tǒng)

基于FPGA的串行外圍接口SPI設(shè)計與實現(xiàn)

摘要： SPI 總線是一個同步串行接口的數(shù)據(jù)總線，具有全雙工、信號線少、協(xié)議簡單、傳輸速度快等特點。介紹了SPI 總線的結(jié)構(gòu)和工作原理，對4 種工作模式的異同進行了比較，...

分類：EDA/PLD/PLC 時間：2012-05-02 閱讀：7700 關(guān)鍵詞：基于FPGA的串行外圍接口SPI設(shè)計與實現(xiàn)

Altera Cyclone IV GX系列FPGA開發(fā)方案

Altera 公司的Cyclone IV 系列FPGA包括兩個系列：Cyclone IV E和Cyclone IV GX,具有低成本、低功耗的FPGA 架構(gòu)，6 K 到150 K 的邏輯單元，高達(dá)6.3 Mb 的嵌入式存儲器，小于...

分類：EDA/PLD/PLC 時間：2012-04-12 閱讀：9663 關(guān)鍵詞：Altera Cyclone IV GX系列FPGA開發(fā)方案

采用FPGA解決DSP設(shè)計難題

DSP對電子系統(tǒng)設(shè)計來說非常重要，因為它能夠迅速地測量、過濾或壓縮即時的模擬信號。這樣有助于實現(xiàn)數(shù)字世界和真實（模擬）世界的通信。但隨著電子系統(tǒng)進一步精細(xì)化，需要...

分類：EDA/PLD/PLC 時間：2023-06-26 閱讀：399 關(guān)鍵詞：采用FPGA解決DSP設(shè)計難題

基于FPGA的SDX總線與Wishbone總線接口設(shè)計

摘要 針對機載信息采集系統(tǒng)可靠性、數(shù)據(jù)管理高效性以及硬件成本的需求，介紹了基于硬件描述語言Verilog HDL設(shè)計的SDX總線與Wishbo ne總線接口轉(zhuǎn)化的設(shè)計與實現(xiàn)，并通過Mode...

分類：EDA/PLD/PLC 時間：2012-02-27 閱讀：4364 關(guān)鍵詞：基于FPGA的SDX總線與Wishbone總線接口設(shè)計

基于FPGA的LVDS接口應(yīng)用

摘要 介紹了LVDS技術(shù)的原理，對LVDS接口在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用做了簡要的分析，著重介紹了基于FPGA的LVDS_TX模塊的應(yīng)用，并通過其在DAC系統(tǒng)中的應(yīng)用實驗進一步說明了L...

分類：EDA/PLD/PLC 時間：2012-02-24 閱讀：16266 關(guān)鍵詞：基于FPGA的LVDS接口應(yīng)用

基于CPLD的低功耗爆炸場溫度測試系統(tǒng)

摘要：為了測量爆炸場等惡劣環(huán)境下溫度的動態(tài)變化，分析炸藥或相關(guān)彈藥的爆炸參數(shù)，設(shè)計了基于CPLD的低功耗溫度存儲式測試系統(tǒng)；運用鎢錸熱電偶溫度傳感器匹配先進的電源管...

分類：EDA/PLD/PLC 時間：2012-02-24 閱讀：4348 關(guān)鍵詞：基于CPLD的低功耗爆炸場溫度測試系統(tǒng)

基于CPLD的RS-232串口通信實現(xiàn)

摘要：為了實現(xiàn)PC機與CPLD的通信，進行了相應(yīng)的研究。分析了RS-232C通信協(xié)議，自定義了數(shù)據(jù)包傳輸格式。根據(jù)UART模塊工作狀態(tài)多的特點，應(yīng)用了有限狀態(tài)機理論進行編程實現(xiàn)...

分類：EDA/PLD/PLC 時間：2012-02-22 閱讀：5514 關(guān)鍵詞：基于CPLD的RS-232串口通信實現(xiàn)

基于FPGA設(shè)計跨時鐘域的同步策略

1 引言　　基于FPGA的數(shù)字系統(tǒng)設(shè)計中大都推薦采用同步時序的設(shè)計，也就是單時鐘系統(tǒng)。但是實際的工程中，純粹單時鐘系統(tǒng)設(shè)計的情況很少，特別是設(shè)計模塊與外圍芯片的通信中...

分類：EDA/PLD/PLC 時間：2012-02-21 閱讀：5953 關(guān)鍵詞：基于FPGA設(shè)計跨時鐘域的同步策略

基于ADV7183A視頻采集系統(tǒng)的設(shè)計

摘要 利用FPGA控制視頻解碼芯片ADV7183A,從而輸出8 bit的YCrCb型4:2:2的視頻數(shù)據(jù)，再將其進行隔點采樣，得到320×256的灰度圖像數(shù)據(jù)，并傳輸給DSP,由DSP顯示的采樣數(shù)據(jù)達(dá)到...

分類：EDA/PLD/PLC 時間：2012-02-17 閱讀：4704 關(guān)鍵詞：基于ADV7183A視頻采集系統(tǒng)的設(shè)計

PCI總線從設(shè)備接口的CPLD實現(xiàn)

摘要 提出了一種PCI總線從設(shè)備的CPLD實現(xiàn)方法。該方法遵從PCI規(guī)范2.2版，實現(xiàn)了資源自動配置并且支持?jǐn)?shù)據(jù)突發(fā)傳輸。試驗證明該方法的有效性，其突發(fā)傳輸速率可達(dá)20 MB·s-1...

分類：EDA/PLD/PLC 時間：2012-02-17 閱讀：6056 關(guān)鍵詞：PCI總線從設(shè)備接口的CPLD實現(xiàn)