如今，在現(xiàn)代電子產(chǎn)品如液晶電視、手機等中廣泛應(yīng)用的眾多芯片組，大多采用遠低于 130nm 的先進技術(shù)開發(fā)。這些先進技術(shù)雖然帶來了性能的提升，但也使得芯片組對 3.3V 以上直流電壓的耐受性極低。靜電放電脈沖對于此類設(shè)備而言，可能會造成災(zāi)難性的影響。并且，當(dāng)前對 “板載” 或 “片載” ESD 保護的要求已降至 500V，這與 8kV 的典型現(xiàn)場要求相比，差距甚遠。本文將詳細介紹電路板設(shè)計人員可以采用的各種技術(shù)，旨在幫助他們在所選 ESD 保護器件無法通過系統(tǒng) ESD 測試時，達到設(shè)計所需的 ESD 水平。

電路板設(shè)計人員面臨著雙重挑戰(zhàn)，不僅需要外部靜電放電保護，還必須充分考慮小幾何形狀芯片組的脆弱性，確保其具備足夠的堅固耐用性。正如前一篇論文所指出的，在受保護的數(shù)據(jù)線或 I/O 引腳上放置 8kV 額定 ESD 器件，并不一定能保證芯片組本身在系統(tǒng)內(nèi)測試中通過 8kV。通常情況下，ESD 設(shè)備自身往往無法提供足夠的保護，這就可能導(dǎo)致芯片組過早出現(xiàn)故障。接下來，本文將列舉一些指導(dǎo)原則，為設(shè)計人員加強板載 ESD 保護提供有價值的參考。

設(shè)備安置和布局

要使 ESD 保護器發(fā)揮功效，器件的位置和布局起著至關(guān)重要的作用。設(shè)計人員需要深入了解各種寄生電感對電路板的影響，其中電感是需要特別關(guān)注的因素。因為僅通過 1nH 的 8kV ESD 沖擊（即 30A），就會在 PCB 線路上產(chǎn)生 30V 的尖峰電壓。
注：本討論假定所有 ESD 威脅都通過圖 1 中的端口進入系統(tǒng)。

在決定 ESD 器件的位置時，應(yīng)充分考慮 LESD、LGND、LIC 和 LPORT 這四個寄生電感，圖 1 清晰地顯示了它們的位置。LESD 和 LGND 會增加箝位電壓（或 VIC），而 LIC 和 LPORT 則對設(shè)計者有利。下面我們先來詳細看看這兩個有害電感。

LESD 和 LGND

有時，由于電路板布局的限制，無法將 ESD 器件直接放置在 PCB 線路上。原因多種多樣，但無論如何，將靜電放電元件放置在距離受保護數(shù)據(jù)線一厘米遠的地方，就可能迅速轉(zhuǎn)化為數(shù)十伏的電壓。GND 總線也存在類似情況，在某些設(shè)計中，ESD 器件的 GND 必須通過多個通孔，甚至要經(jīng)過迂回路徑才能到達 GND 平面。除了流經(jīng) ESD 設(shè)備的 ESD 電流所產(chǎn)生的電壓外，這兩個電感還會產(chǎn)生電壓尖峰（即 IPEAK * RDYNAMIC）。下面通過一個簡化示例來說明 LESD 和 LGND 對 VIC 的影響。在舉例之前，需要說明的是，常見的 PCB 制造工藝可為典型的微帶線跡提供約 3nH/cm（假設(shè)具有一定的寬度、厚度和介電常數(shù)）。有鑒于此，我們假設(shè)一個 8kV 的 ESD 脈沖和一個動態(tài)電阻為 1Ω 的 ESD 器件。同時，考慮兩種不同的布局，布局 A 和布局 B，它們的 LESD = LGND = 1.5nH（各為 0.5cm）和 LESD = LGND = 3.0nH（各為 1.0cm）。由此可見，只要將痕量長度（即 LESD 和 LGND）從 0.5cm 增加到 1cm，VIC 就能增加 75%。圖 2 顯示了布局 B 以及與每個元件相關(guān)的電壓。

LIC 和 LPORT

在許多 ESD 器件數(shù)據(jù)表中，通常會建議將器件盡可能靠近 ESD 進入點。這樣做的目的是使 LPORT 與 LIC 的比率盡可能?。?LIC >> LPORT）。LPORT 的電感不一定會影響整體 ESD 性能，但 LIC 的電感肯定會產(chǎn)生影響。LIC 的非線性特性將通過提供 “朝向” 集成電路的巨大壓降，對 ESD 脈沖的初始峰值電流起到緩沖作用。隨著電感的減?。?ESD 器件越來越靠近集成電路），壓降會不斷減小，直至不再產(chǎn)生額外的優(yōu)勢。因此，對設(shè)計人員有利的做法是使 LPORT 與 LIC 的比率盡可能小，以充分利用 PCB 線路的寄生特性。圖 3 顯示了我們所指的電壓降。

利用 LIC 和 LPORT 是提高整體 ESD 性能的直接方法。不過，有些設(shè)計無論上述比率多低，都會過早失效。也就是說，LIC 的值無法為峰值 ESD 電流提供足夠的緩沖。

緩沖電阻

有時，采用前述技術(shù)還不足以為特定電路板設(shè)計提供的 ESD 保護。這是因為 “片上” ESD 結(jié)構(gòu)的電流過大，可能導(dǎo)致 I/O 與 GND 或 VCC 短路而損壞。圖 4 清晰地顯示，ESD 器件和受保護的集成電路實際上分擔(dān)了來自 ESD 脈沖的電流負載，這有助于更清楚地說明問題。該圖（減去跡線電感）顯示的是正靜電放電脈沖，其中保護裝置承擔(dān)了大部分電流，但它與集成電路本質(zhì)上是一個電阻分壓器。（注：圖中顯示集成電路的兩個導(dǎo)軌上有二極管鉗位，但片上保護裝置可以是任何其他靜電放電結(jié)構(gòu)，如可控硅。這樣做的目的是為了說明任何片上 ESD 結(jié)構(gòu)都有一些與 ESD 器件并聯(lián)的等效電阻）。如圖 4 所示，集成電路上的導(dǎo)軌二極管負責(zé)將剩余電流或 “讓通” 電流導(dǎo)入 VCC（通常通過旁路電容返回 GND）。很難確定集成電路 ESD 保護的等效電阻是多少，但毫無疑問，它要比板載 ESD 器件高得多。例如，如果片上保護器（RCHIP）的電阻為 10Ω，外部 ESD 保護器的 RDYNAMIC 為 1Ω，則集成電路的峰值電流將為：為幫助降低流入集成電路的峰值電流，可在外部靜電放電裝置和集成電路之間串聯(lián)電阻，如圖 5 所示。

通過增加一個 10Ω 的緩沖電阻，流入集成電路的峰值電流可降低近 50%（在本例中）。顯然，電阻值可以增加到 10Ω 以上，以進一步減小泄放電流，而電阻值往往取決于應(yīng)用的具體情況。還應(yīng)注意的是，在 HDMI 和 USB 3.0 等一些高速應(yīng)用中使用這種技術(shù)時必須格外小心。RBUFFER 電阻會干擾線路阻抗，使信號衰減超出這兩種標準的合規(guī)規(guī)格，但精心的電路板設(shè)計可以彌補任何不良影響。不過，電路板設(shè)計人員應(yīng)在工具箱中保留這項技術(shù)，并在電路板或系統(tǒng)內(nèi) ESD 電平低于要求時加以應(yīng)用。

結(jié)束語

如今，現(xiàn)代芯片組比以往任何時候都更容易受到 ESD 瞬變的損害。由于采用了小型幾何技術(shù)，這些集成電路需要堅固耐用的外部 ESD 解決方案，以經(jīng)受住系統(tǒng)內(nèi) ESD 測試。本文給出了電路板設(shè)計人員可用于優(yōu)化 ESD 解決方案的四種策略或程序：一是減少寄生 “存根” 或 LESD 的長度；二是減少 GND 線路的長度和 / 或用于減少 LGND 的過孔數(shù)量；三是在給定的設(shè)計中使 LIC 和 LPORT 的比率盡可能小；四是如果上述 1 - 3 項還不夠，則在 ESD 器件和集成電路之間使用緩沖電阻。所有這些做法都是為了降低集成電路的電壓，并限制芯片上 ESD 結(jié)構(gòu)必須處理的電流。遵循這些簡單的規(guī)則，電路板設(shè)計人員就能獲得更強大的 ESD 解決方案，從而超越行業(yè)標準。