NOR 閃存被廣泛部署為 FPGA 的配置設(shè)備。FPGA 在工業(yè)、通信和汽車 ADAS 應用中的使用取決于 NOR 閃存的低延遲和高數(shù)據(jù)吞吐量特性。快速啟動時間要求的一個很好的例子是汽車環(huán)境中的攝像頭系統(tǒng)。點火時后視圖像出現(xiàn)在儀表板顯示器上的速度是首要的設(shè)計挑戰(zhàn)。

上電后，F(xiàn)PGA 立即加載存儲在 NOR 設(shè)備中的配置位流。傳輸完成后，F(xiàn)PGA 轉(zhuǎn)換為活動（已配置）狀態(tài)。FPGA 包括許多配置接口選項，通常包括并行 NOR 總線和串行外設(shè)接口 (SPI) 總線。支持這些總線的存儲器在不同制造商的產(chǎn)品之間總是存在細微的不兼容性，這使得存儲器設(shè)備的多個來源變得更加困難。

新發(fā)布的 JEDEC xSPI 規(guī)范由所有主要的 NOR 閃存制造商共同開發(fā)。新標準結(jié)束了數(shù)十年來 NOR 閃存制造商在不遵守通用定義的情況下獨立開發(fā)產(chǎn)品的情況。盡管仍然存在細微差異，但 JEDEC xSPI 功能現(xiàn)在在所有制造商的產(chǎn)品中都是相同的。JEDEC xSPI 規(guī)范對總線事務(wù)、命令和大量內(nèi)部功能進行了標準化。結(jié)合高吞吐量，這些下一代閃存支持全新的應用程序和功能。例如，Cypress 的 Semper NOR Flash 系列符合 JEDEC xSPI 規(guī)范并提供持續(xù)的 400MB/s 讀取傳輸速率，非常適合用作 FPGA 配置存儲器。為了說明這一點，

當 FPGA 首次問世時，選擇的配置存儲器是并行 EPROM 或并行 EEPROM 產(chǎn)品。隨著時間的推移，NOR 閃存技術(shù)出現(xiàn)并因其系統(tǒng)內(nèi)可重新編程性和成本效益而被廣泛采用。第二個進化轉(zhuǎn)變是 SPI 存儲器接口在大多數(shù)應用中取代了并行 NOR 接口。今天的 SPI 存儲器產(chǎn)品提供高密度、小封裝尺寸、高讀取吞吐量，也許重要的是，提供高效的低引腳數(shù)接口。

圖 1 – 千兆位四路 SPI（6 針）和并行 NOR（45 針）接口（ Semiconductor）

圖 1 顯示了一個千兆位 SPI 設(shè)備與一個千兆位并行 NOR 產(chǎn)品的引出線對比。對于 1 GB 的存儲器，四路串行外設(shè)接口 (QSPI) 設(shè)備有一個六引腳接口，而并行 NOR 設(shè)備需要 45 個引腳。引腳數(shù)的這種巨大差異導致 QSPI 設(shè)備被廣泛用作配置接口。QSPI 接口允許在不改變器件封裝的情況下改變密度。

隨著工藝節(jié)點的縮小，F(xiàn)PGA 設(shè)備繼續(xù)增加可用的可編程邏輯的數(shù)量。反過來，這導致需要更高密度和更快的配置內(nèi)存?，F(xiàn)代 FPGA 在配置期間需要加載多達 128MB 的數(shù)據(jù)。這些高密度配置比特流需要更長的時間從 NOR Flash 設(shè)備傳輸?shù)?FPGA。配置接口不僅針對讀取吞吐量進行了優(yōu)化，還著重于促進不同 NOR 閃存制造商之間的互操作性。

SPI 讀取吞吐量

SPI 讀取吞吐量在過去幾年中急劇增加，從以 x1 模式運行的原始 SPI 接口一直到運行 x4 DDR 的現(xiàn)代 QSPI 產(chǎn)品。從表 1 可以看出，下一代閃存設(shè)備能夠提供 SPI 總線性能的另一個提升。

點擊查看大圖 
表 1 – 閃存設(shè)備的 SPI 讀取吞吐量選項。（）

現(xiàn)代 SPI 設(shè)備能夠針對固定的總線寬度和傳輸類型進行配置，在加電時立即運行。這種配置也必須得到 FPGA 的支持，以允許配置過程在加電后立即開始。

或者，SPI 存儲器可以在 x1 模式下退出加電，該模式允許主機系統(tǒng) (FPGA) 查詢存儲器的串行閃存可發(fā)現(xiàn)參數(shù) (SFDP) 表中的特性。這種 x1 模式已成為多個存儲器供應商支持的標準功能，并允許 FPGA 檢索有關(guān)設(shè)備功能的關(guān)鍵信息。檢索到設(shè)備特性后，可以快速重新配置 FPGA 內(nèi)存控制器和 SPI 內(nèi)存設(shè)備以實現(xiàn)讀取性能。

圖 2 – 串行閃存可發(fā)現(xiàn)參數(shù) (SFDP) 表用于在開機時配置 SPI 總線功能。（）

當使用可以以 x1、x4 或 x8 總線寬度以及 SDR 或 DDR 傳輸類型運行的下一代閃存設(shè)備時，使用集成 SFDP 表檢索關(guān)鍵設(shè)備信息將至關(guān)重要?？偩€寬度和傳輸類型的選擇必須與 FPGA 上實現(xiàn)的總線接口基礎(chǔ)設(shè)施保持一致。

雙 QSPI 配置接口

為了減少 FPGA 配置時間，許多現(xiàn)代 FPGA 允許在兩個 QSPI 設(shè)備之間分配配置比特流（圖 3）。這兩個 QSPI 設(shè)備以并行方式連接，其中比特流的低半字節(jié)存儲在“主要”QSPI 設(shè)備 (QSPI_P) 中，比特流的高半字節(jié)存儲在“輔助”QSPI 設(shè)備 (QSPI_S) 中. 這兩個設(shè)備在加載比特流時并行運行，有效地將讀取數(shù)據(jù)傳輸速率提高一倍。 

請注意，除了共享 SCK 線外，接口在很大程度上是獨立于兩個設(shè)備的。實現(xiàn)共享 SCK 線是為了在以并行（即同時）方式讀取設(shè)備時限度地減少時序偏差。當使用相同的目標地址執(zhí)行相同的操作時，可以訪問一個設(shè)備或同時訪問兩個設(shè)備。

圖 3 – 雙 QSPI 配置接口（11 個引腳）允許配置比特流在兩個 QSPI 設(shè)備之間進行分區(qū)，以有效地使讀取數(shù)據(jù)傳輸速率加倍。（）

當大型 FPGA 設(shè)備需要以快的方式傳輸大型配置（即高密度）配置比特流時，這種 11 引腳雙 QSPI 配置很有吸引力。 

下一代閃存以 x1（主要用于 SFDP 訪問）、x4 或 x8 IO 總線寬度運行。數(shù)據(jù)可以 SDR 或 DDR 格式傳輸，并且通過使用新的 Data Strobe 信號促進高速傳輸。例如，Cypress 的 Semper NOR Flash 器件的八進制配置使用 11 針接口（參見圖 4）。

圖 4 – 可以使用低引腳數(shù)接口以 SDR 或 DDR 格式使用 x1、x4 或 x8 IO 總線寬度傳輸數(shù)據(jù)。此處顯示的是使用 11 針接口的賽普拉斯 Semper NOR 閃存的八進制配置。（）

新的 Data Strobe 必須集成到 FPGA 配置接口中，以利用下一代閃存設(shè)備的高吞吐量讀取功能。數(shù)據(jù)選通與輸出讀取數(shù)據(jù)邊沿對齊，其方式與選通在低功耗 DDR DRAM 設(shè)備上的使用方式相同（圖 5）。數(shù)據(jù)選通“繪制”數(shù)據(jù)眼并允許 FPGA 以高時鐘速率有效地捕獲數(shù)據(jù)。 

圖 5 – 數(shù)據(jù)選通的 x8 DDR 讀取事務(wù)與輸出讀取數(shù)據(jù)邊沿對齊，使 FPGA 能夠以高時鐘速率有效地捕獲數(shù)據(jù)。（）

非常適合 FPGA 配置的一項閃存功能是支持連續(xù)讀取操作。連續(xù)讀取從主機（MCU 或 FPGA）斷言 CS# 開始，然后發(fā)出讀取命令和目標地址。經(jīng)過多個潛伏期周期。存儲設(shè)備從目標地址輸出數(shù)據(jù)。如果主機繼續(xù)切換時鐘，存儲器將通過從下一個順序地址輸出數(shù)據(jù)來響應。只要時鐘繼續(xù)切換，存儲器就會繼續(xù)從順序地址輸出數(shù)據(jù)。這種順序讀取功能可以讓 FPGA 配置為具有單個讀取事務(wù)。

另一個有助于 FPGA 配置的特性是自動引導功能。AutoBoot 在上電復位期間從預配置的目標地址執(zhí)行自動讀取，然后在 CS# 次斷言時立即輸出數(shù)據(jù)（圖 6）。此功能對于需要簡單配置機制的 ASIC 設(shè)備也很有用。一旦 CS# 被置低，存儲器將返回其待機狀態(tài)，后續(xù)操作將以正常方式處理。

圖 6 – 自動引導讀取功能（具有 3 個預熱周期）正在運行。（）

NOR 閃存設(shè)備的寫入事務(wù)（參見圖 7）實際上與標準 SPI 操作相同，但有兩個例外。首先，新的數(shù)據(jù)選通信號必須在整個交易過程中被驅(qū)動為低電平。其次，當配置為 DDR 操作時，數(shù)據(jù)以字 (16b) 的形式寫入，而不是傳統(tǒng) SPI 產(chǎn)品上的字節(jié)寫入編程粒度。

圖 7 – NOR 閃存的寫入事務(wù)要求在整個事務(wù)期間將數(shù)據(jù)選通信號驅(qū)動為低電平，并且在配置為 DDR 操作時將數(shù)據(jù)寫入 16 位字。（）

下一代 NOR 閃存設(shè)備提供滿足大規(guī)?；?FPGA 的應用不斷增加的密度和即時啟動要求所需的高吞吐量。所有主要的 NOR 閃存制造商都參與了 JEDEC xSPI 規(guī)范的開發(fā)，確保為 OEM 提供廣泛的采購選擇。JEDEC xSPI 規(guī)范涵蓋上述八進制 SPI 接口以及 HyperBus 接口，兩者均提供 400MB/s 的讀取吞吐量。已實現(xiàn)的讀取吞吐量大大高于傳統(tǒng) SPI 產(chǎn)品。需要修改 FPGA SPI 控制器才能利用高速基礎(chǔ)設(shè)施。需要考慮的新功能包括 DDR 數(shù)據(jù)速率、用于數(shù)據(jù)捕獲的新 Data Strobe 引腳以及擴展的 x8 總線接口。此外，一些NOR Flash設(shè)備，例如來自賽普拉斯的 Semper NOR 系列，允許在實現(xiàn)雙 QSPI 配置架構(gòu)時消除其中一個 QSPI 設(shè)備。下一代閃存提供的性能在需要快速 FPGA 配置時間的情況下以及執(zhí)行實時重新配置的 FPGA 應用程序中將具有吸引力。