隨著DSP技術(shù)的飛速發(fā)展，以其為  的多軸運動控制卡越來越廣泛的應(yīng)用在運動控制系統(tǒng)中。上位機只需對被控對象實施總體的控制和管理，而位置反饋信號的采集、閉環(huán)控制的計算和控制量的輸出均由運動控制卡完成，這極大地提高了運算速度和控制響應(yīng)速度。本文設(shè)計的運動控制卡以TI公司的32位定點DSPTMS320F2812為  處理器，輔以運動控制器LM628，通過PCI總線專用接口芯片PCI9052與上位機通信，實現(xiàn)3軸（可擴成多軸）伺服電機的控制，完成位置、速度控制以及直線、圓弧插補功能。本文將對運動控制卡的硬件設(shè)計進行詳細的介紹。

　　2運動控制卡的硬件結(jié)構(gòu)

　　LM628是NSC公司專為使用增量式編碼器作為位置反饋的伺服機構(gòu)而設(shè)計的一種芯片，其集成度高，需要外圍部件少，易于調(diào)試。主要特點如下：具有32位位置、速度和加速度寄存器；帶有16位參數(shù)的可編程數(shù)字PID控制器；可編程微分采樣間隔；運動過程中可改變速度、預(yù)期位置和PID控制器參數(shù)；實時可編程的主機中斷。

　　PCI9052是PLX公司推出的低成本、低功耗、32位PCI總線專用目標接口芯片。其兼容PCIV2.1協(xié)議特性，可與多種局部總線相連；支持復(fù)用或非復(fù)用的8/16/32位局部總線；支持4個局部片選信號和5個局部地址空間；支持兩個來自局部總線的中斷，可生成一個PCI中斷；支持局部總線等待狀態(tài)，附加的LRDYi#握手信號可用于產(chǎn)生各種等待狀態(tài)。運動控制卡的總體硬件結(jié)構(gòu)如圖1所示。其中，DB為數(shù)據(jù)總線，AB為地址總線，CB為控制總線，CS-1”CS-4為片選信號，XA0為DSP經(jīng)電平轉(zhuǎn)換后的  位地址線。

　　從圖中可以看出PCI接口芯片的PCI總線端直接與金手指相連，局部總線端則通過雙端口RAM與DSP相連，構(gòu)成16位存儲轉(zhuǎn)換電路。DSP分別與三片LM628相連，與其配合以實現(xiàn)3軸運動控制。這樣既解決了DSP因系統(tǒng)資源不足不能控制多軸的問題，又彌補了LM628單獨控制時總線傳輸延時的缺點。LM628的數(shù)字量輸出經(jīng)數(shù)/模轉(zhuǎn)換和電壓放大后轉(zhuǎn)換為交流伺服驅(qū)動器可以接收的模擬電壓信號（-10V“+10V）。而伺服電機增量式光電編碼器的反饋經(jīng)差分電路濾波并合成單端信號接入到LM628中，以構(gòu)成位置閉環(huán)控制。

　　2.1PCI總線接口

　　PCI總線是一種高性能、32位地址/數(shù)據(jù)復(fù)用總線，數(shù)據(jù)傳輸速率高達132MB/s。目前實現(xiàn)PCI接口的有效方案有使用可編程邏輯器件和使用專用接口芯片兩種。前者實現(xiàn)PCI接口比較靈活，但是設(shè)計難度很高。后者雖沒有前者那么靈活，但其優(yōu)越性非常明顯：能夠有效降低接口設(shè)計的難度，縮短開發(fā)時間，同時其還具有較低的成本和通用性，并能夠優(yōu)化數(shù)據(jù)傳輸，提供配置空間等。這里采用PCI9052實現(xiàn)PCI總線接口，并選用EEPROM93LC46B對其進行配置，電路框圖如圖2所示。中斷信號這里只用到一條中斷線INTA#。

　　2.2局部總線接口

　　為了滿足DSP與上位機之間大量數(shù)據(jù)的高速交換，這里采用主從式共享雙口RAM的通信方案，接口電路如圖3所示。由于IDT7133是2K×16位的SRAM，因此將PCI9052的局部總線設(shè)置為16位寬的數(shù)據(jù)總線，即將LBE1#單獨接到IDT7133的A0L端。BUSYL經(jīng)非門接到PCI9052的LRDYi#端，這是因為當BUSYL為高時才允許外部設(shè)備訪問，而局部總線準備好信號LRDYi#為低電平有效。BUSYR經(jīng)電平轉(zhuǎn)換后直接接到TMS320F2812的READY端。當BUSYL或BUSYR任何一個引腳被置低，其所屬設(shè)備就等待一個訪問周期，直到BUSY被拉高，即雙口RAM不再忙，這樣便保證了數(shù)據(jù)傳輸?shù)臏蚀_性和可靠性。因此，采用雙口RAM通信不但簡化了接口電路的設(shè)計，而且提高了上下位機數(shù)據(jù)交換的速度。

　　2.3LM628伺服控制單元

　　控制卡共有3路輸出，其中一路如圖4中虛線框（1）所示，其余兩路與此類似。XD0”XD7為DSP的低八位數(shù)據(jù)線，LM628所需的32位數(shù)據(jù)由其經(jīng)總線驅(qū)動芯片SN74LVC4245分四個寫周期寫入。DSP經(jīng)CS-1選通LM628后，再結(jié)合XA0就可實現(xiàn)對其讀寫。為了提高控制  ，這里采用12位輸出模式，即在每一個采樣周期，LM628的18“23腳輸出兩個周期，前一個輸出低6位數(shù)據(jù)，后一個輸出高6位數(shù)據(jù)。為了讓12位數(shù)據(jù)能同時輸入到后續(xù)的DAC芯片中，這里采用了一片6位數(shù)據(jù)鎖存器74LS378。當LM628輸出低6位時，DA0是輸入觸發(fā)器的時鐘信號，DA1是觸發(fā)器的允許信號，此時，鎖存器的G端為高，數(shù)據(jù)鎖存，接著LM628輸出高6位數(shù)據(jù)，此時DA0是給DAC芯片的寫信號，DA1是片選信號，鎖存器的G端為低，數(shù)據(jù)不鎖存。這樣便從8位輸出合成了12位的DAC輸入信號DAC0”DAC11。

　　2.4數(shù)/模轉(zhuǎn)換和放大電路

　　如圖4中虛線框（2）所示，DAC參考電壓Vref由Maxim公司的MAX680提供，而LM358的±12V電源則可直接從PCI插槽獲得。LM628輸出的12位數(shù)字量經(jīng)AD7545A轉(zhuǎn)換為相應(yīng)的模擬量，再由LM358兩級運算放大成－10V“＋10V電壓信號送往交流伺服驅(qū)動器，從而驅(qū)動電機運轉(zhuǎn)。電阻R26和R27用來調(diào)整滿刻度輸出電壓和抑制零點漂移，電容C38則用來加快DAC變換速度和對其輸出進行頻率補償。  終輸出電壓Vout1可由式（1）計算得出：

　　o4YBAF_S1xeARXsLAABxTxQH3U4977.png

　　2.5差分電路

　　在噪聲比較大的環(huán)境中，為了解決干擾和遠距離傳輸?shù)葐栴}，通常采用差動信號傳輸，如圖4中虛線框（3）所示。為了進一步消除干擾，在每個輸入端都接入一個濾波電容，同時在每一對差動信號輸入線之間接一個用于線路阻抗匹配的電阻。差動信號（IN＋、IN－、A＋、A－、B＋、B－）經(jīng)差動線路接收器SN75175和高速光電耦合器6N137轉(zhuǎn)換為單端信號（IN、A、B）輸入到LM628中，以實現(xiàn)閉環(huán)控制。

　　2.6譯碼電路

　　如圖4中虛線框（4）所示，采用一片3/8譯碼器74LS138對地址譯碼，實現(xiàn)對控制卡3路伺服單元的片選，而XA0則專門用于對LM628進行讀寫控制，這樣得出的地址信號是連續(xù)的（0XF60”0XF65）。另外，采用一片四位二進制碼比較器74LS85實現(xiàn)DSP對雙口RAM的讀寫片選。片選地址信號范圍為0“7FF，這剛好尋址雙口RAM2K范圍內(nèi)的所有空間。

　　此外，由于TMS320F2812要從雙口RAM讀出大量的運動軌跡數(shù)據(jù)并存儲，而其片內(nèi)只有18KB的空間，遠不能滿足要求，同時為了方便程序調(diào)試和修改，均需要DSP擴展一片存儲器。這里選用CYPRESS公司的256K×16位的SRAMCY7C1041CV33，其讀寫周期時鐘  快可達12ns，因此可與DSP進行零等待狀態(tài)接口，保證了DSP的運算速度。

　　3運動控制卡的配置

　　配置空間是PCI總線所特有的一個空間，其通常與接口芯片相關(guān)，包括一系列的PCI配置寄存器。PCI9052的配置寄存器分為PCI配置寄存器和局部配置寄存器，兩者都可以由PCI總線和串行EEPROM訪問。

　　3.1PCI配置寄存器及其配置

　　在PCI配置寄存器中的設(shè)備ID、制造商ID、版本號、首區(qū)類代碼、類別代碼、指令寄存器和狀態(tài)寄存器等在所有的PCI設(shè)備中都必須實現(xiàn)。操作系統(tǒng)通常使用其內(nèi)容來決定為該PCI設(shè)備加載驅(qū)動程序。此外，PCI配置寄存器還提供6個基地址寄存器，其中BASE0和BASE1是分別映射到內(nèi)存和I/O的基地址，可固定用于對PCI9052的寄存器操作。而BASE2”BASE5  多可訪問局部端所接的4個設(shè)備，實現(xiàn)其局部地址空間的訪問。PCI總線對局部端設(shè)備的局部地址映射是通過1個寄存器組（包括PCI基地址寄存器、局部范圍寄存器、局部基地址寄存器和局部總線區(qū)域描述符）來實現(xiàn)的。它定義了每個空間及其特性，并將局部端設(shè)備通過局部端地址翻譯為PCI總線地址，即將本地設(shè)備映射到系統(tǒng)的內(nèi)存或I/O端口。而片選信號寄存器則用來選定這些設(shè)備。這樣，用程序操作這一段內(nèi)存（或I/O）實際上就是對本地設(shè)備的操作。這些寄存器的內(nèi)容必須在設(shè)備復(fù)位時通過串行EEPROM加載。

　　3.2局部配置寄存器及其配置

　　在這里，選取LAS0（LocalAddressSpace0）訪問局部端雙口RAM，與其相關(guān)的寄存器為LAS0范圍寄存器、LAS0局部基地址寄存器、LAS0局部總線區(qū)域描述符和片選0基地址寄存器。LAS0范圍寄存器用于定義板卡上資源所占地址空間的大小。由于板卡需要2KB的內(nèi)存空間，而計算機預(yù)留了32KB空間（即8000H），因此寫入寄存器的值為0xFFFF8000H；LAS0局部基地址寄存器用來定義板卡資源所占的基地址，它將其重新映射到PCI地址空間中，以使PC機能對板卡進行訪問。由于基地址必須是地址空間范圍的整數(shù)倍，又因局部地址空間位0為使能位，因此，寫入寄存器的值為00008001H；LAS0局部總線區(qū)域描述符用來定義地址空間0的具體工作特性。由于板卡數(shù)據(jù)總線采用16位，工作方式定義為不使能突發(fā)和不可預(yù)取，因此寫入寄存器的值為4043A1C0H；片選0基地址寄存器用來確定片選信號有效的地址范圍，其既確定了片選信號的基地址又確定了片選信號的地址范圍。

　　這里控制卡采用PCI9052的CS0#作為雙口RAM的片選信號，則其起始地址和地址范圍都可由片選0基地址寄存器設(shè)置。由于雙口RAM容量為2KB，因此設(shè)置CS0#基地址寄存器的第11位為1，又局部總線端空間0的基地址是0x00008000H，為方便尋址，將CS0#的基地址和局部總線端空間0的基地址設(shè)為同一值。由于基地址（8000H）是CS0#地址范圍的16倍，所以將CS0#基地址寄存器的第16位設(shè)為1，再將位0設(shè)為1使能，這樣寫入片選0基地址寄存器的值為0x00008401H。當PC機尋址時，地址映射到局部總線端的空間0，從其基地址開始的2K空間落在CS0#基地址寄存器所設(shè)置的范圍內(nèi)，CS0#端則有效，可對雙口RAM各單元進行讀寫，這樣就不必根據(jù)地址譯碼得到片選邏輯，簡化了硬件設(shè)計。此外，PCI9052提供兩種中斷源，即硬件和軟件中斷。這里板卡使用其提供的2個局部中斷中的一個，即LINTI1引腳，通過設(shè)置中斷控制/狀態(tài)寄存器（INTCSR）實現(xiàn)，并生成PCI中斷INTA#方式。

　　4驅(qū)動程序的開發(fā)

　　為了從PCI總線配置寄存器中獲得上位機動態(tài)分配的映射基地址，并對映射端口進行讀寫，必須編寫驅(qū)動程序。編寫時可以使用DDK，但是難度較大，需要做很多通用的基礎(chǔ)性工作。為簡化驅(qū)動程序開發(fā)，可以采用NuMega公司開發(fā)的DriverStudio中的DriverWorks工具包進行WDM驅(qū)動程序設(shè)計。由于其被嵌入到VC中，因此可更方便的用于開發(fā)和調(diào)試驅(qū)動程序。實踐表明，DriverStudio并沒有通過犧牲系統(tǒng)性能來換取驅(qū)動程序的快速開發(fā)。