分層結構高速數(shù)字信號處理系統(tǒng)的設計與應用

出處：吳明詩發(fā)布于：2007-04-19 09:22:02

摘要：介紹了一種具有分層結構的高速數(shù)字信號處理嵌入式系統(tǒng)，該系統(tǒng)中的不同層次完成了具有不同實時性要求與復雜程度的任務。詳術了基于TMS320VC33的嵌入式系統(tǒng)的實現(xiàn)過程及關鍵技術，給出了幾個典型的應用實例。

關鍵詞：數(shù)字信號處理（DSP）嵌入式系統(tǒng) 分層結構

目前，DSP應用系統(tǒng)的研發(fā)一般都需要昂貴的專扇開發(fā)系統(tǒng)，而且大多是功能與用途特殊的產(chǎn)品且批量小，其成本主要花在長時間研發(fā)上。對于民品，時間就是市場占有率和金錢；對于軍品，時間就是戰(zhàn)斗力和生命。分層結構高速數(shù)字信號處理嵌入式系統(tǒng)的硬件和軟件都在很大程度上具有通用性，極大地降低了這一類產(chǎn)品的研發(fā)難度與研發(fā)周期。

1 系統(tǒng)組成

1．1 設計思路

一個工業(yè)測控儀表產(chǎn)品首先需要友好的人機界面、實時的數(shù)據(jù)采集與控制及準實時的高速數(shù)字信號處理。DSP專用芯片雖然具有強大的數(shù)字信號處理功能，但若用于人機界面設計將事倍功半，若用于強實時控制則極易被一個簡單任務耗盡資源。因此，系統(tǒng)的設計方案是：采用體積小、結構緊湊可靠的PCI04工控機實現(xiàn)人機界面，以高速DSP芯片進行準實時數(shù)字信號處理，而強實時信號處理任務由復雜可編程邏輯器件(CPLD)和專用芯片(ASIC)完成。

1．2 分層式的系統(tǒng)結構

根據(jù)以上思路，系統(tǒng)宜采用分層式結構，如圖1所示。其中，自定義系統(tǒng)總線(類似于GPIB總線)及接口模塊實現(xiàn)主機(層次一)對多個信號處理模塊(層次二、三)的監(jiān)控，基于16位ISA并行接口的設計細節(jié)參見參考文獻[2]。對于監(jiān)控主機，在通過了調(diào)試階段后，可以用單片機替代之以進一步減小體積重量，降低成本。在信號處理器模塊中，DSP芯片及其RAM與EPROM組成的系統(tǒng)構成第二層次，其硬件／軟件都具有通用性。真正與具體產(chǎn)品特定功能有關的是第三層次，它是由CPLD、ASIC芯片或級聯(lián)工作的從處理器構成的應用硬件模塊。隨著軟件無線電技術與器件的發(fā)展，非通用性功能越來越趨向．于用軟件實現(xiàn)，而應用硬件模塊則主要是高速CPLD、偏速模／數(shù)轉換器及數(shù)／模轉換器。因此第三層次也具有一定的通用性。

1．3 系統(tǒng)的特點

系統(tǒng)結構分層次后變得比較靈活，便于擴展。對于多通道并行數(shù)據(jù)處理，如材料分選，可采用多個信號處理器并聯(lián)結構；對于單通道高速數(shù)據(jù)處理，如雷達脈沖信號分選，可采用多個處理器級聯(lián)結構。分層結構系統(tǒng)的功能強大。第三層次可以處理納秒級事件，如高速脈沖信號的瞬態(tài)參數(shù)測量；第二層次可以處理微秒、毫秒級事件，如數(shù)字濾波及高參數(shù)估計算法的實現(xiàn)；層次可以處理非實時但較復雜，的事件，如實現(xiàn)圖形用戶界面、存盤打印、數(shù)據(jù)庫管理以及網(wǎng)絡功能等。

、二層次在硬件上有完全的通用性，數(shù)字信號處理器的基本輸入輸出軟件(DSP-BIOS)及其對應的主機接口軟件也基本上具有完全的通用性，可編程器件的充分利用還可使第三層次在硬件上具有一定的通用性。因此，采用這種結構開發(fā)后續(xù)產(chǎn)品時，研發(fā)工作將越來越容易而且迅捷。

2 硬件／軟件協(xié)同設計過程

將上述具有通用性與分層結構的高速數(shù)字信號處理系統(tǒng)應用于具體產(chǎn)品設計時，首先要對硬件／軟件功能進行合理的劃分，這實際上是一個硬件／軟件協(xié)同設計的過程，如圖2所示。

步，確定應用系統(tǒng)具體功能及性能指標要求。

第二步，應用獨立于任何硬件／軟件的功能性規(guī)格方法對系統(tǒng)進行描述，如有限態(tài)自動機(FSM)、統(tǒng)一化的規(guī)格語言(CSP、HDLs、C、…)或其它基于圖形的表示工具。其作用是對硬件／軟件統(tǒng)一表示，便于進行功能的劃分和綜合。

第三步，從系統(tǒng)功能要求和限制條件出發(fā)，依據(jù)一定的算法，進行硬件／軟件的功能劃分。

第四步，對劃分結果作出評估。一種是性能評估(A)，另一種是對硬件／軟件綜合后的系統(tǒng)依據(jù)指令級評價參數(shù)作出評估(B)。如果評估結果不滿足要求，需重復第三步，重新劃分硬件／軟件的功能，直至獲得一個的硬件／軟件實現(xiàn)為止。

一個大的科研項目都需要多所做人分工協(xié)作，以上所述實際上也是總體上為硬件組與軟件組所做的任務分配。在進行硬件系統(tǒng)基本功能調(diào)試的同時，軟件組可以編寫人機界面程序、數(shù)據(jù)庫操作程序、模擬數(shù)據(jù)與處理的脫機版程序。由于用規(guī)格語言對實際硬件／軟件功能描述存在失真情況，設計階段的硬件／軟件功能劃分也難免有不合理之處，但這可在聯(lián)機調(diào)試中得以修正。

3 關鍵技術

本文用TI公司的高速處理器芯片TMS320VC33實現(xiàn)通用數(shù)字信號處理嵌入式系統(tǒng)。

3．1 DSP-BIOS設計

DSP-BIOS軟件是實現(xiàn)數(shù)字信號處理嵌入式系統(tǒng)通用性的關鍵所在。TMS320VC33在微處理器(μP)模式下，復位后即運行DSP-BIOS軟件；如在微計算機(MP)模式下，復位后運行其內(nèi)部固化的Boot-Loader程序，然后從外部低速RAM或串口讀取DSP-BIOS軟件并調(diào)入片內(nèi)高速CACHE進行全速運行。

一個通用DSP-BIOS軟件應具有以下功能：

· DSP的初始化；

· 系統(tǒng)硬件的自檢；

· 與上位機的通信；

· 接收上位機命令及命令處理；

· 從上位機應用程序并執(zhí)行；

· DSP特殊寄存器的設置，如外總線等待周期數(shù)；

· DSP片上功能塊(定時器、中斷)的控制；

．I／O口的讀寫(單地址)；

· 存儲器的讀寫(成片地址)。

3．2 系統(tǒng)調(diào)試過程

系統(tǒng)的調(diào)試一般包括兩個過程：基本功能調(diào)試與正式應用功能調(diào)試。

基本功能調(diào)試的目的是排除硬件系統(tǒng)。設計與制作中存在的錯誤，并測試評估每一個子系統(tǒng)(模塊或芯片)的功能與性能。調(diào)試步驟如下：

· 按設計編程并燒寫DSP主板上的可編程邏輯器件(CPLD)，確認CPLD器件已正常工作。

· 調(diào)試確認DSP芯片。H1和H3信號是所有片內(nèi)功能塊時序的同步時鐘，是測量關鍵點。

· 把DSP-BIOS軟件燒寫入Flash-ROM，調(diào)試確認DSP的Boot-Load過程。若BIOS程序未正常運行，可按流程圖3來調(diào)試。

· DSP與PC機接口的調(diào)試。在圖1所示的分層系統(tǒng)結構中，同處層次二的多個信號處理模塊是多塊DSP板。各DSP板上都有撥碼開關設置的"ID"標識，主機發(fā)送的每個命令中都帶有板選碼，只有"ID"標識與板選碼相符的DSP才會響應該命令。因此，只需確認PC機能對一個DSP進行正常復位與其它控制即可。通信調(diào)試的關鍵是檢查各標志信號。

．DSP外設的調(diào)試。包括DSP板上的主內(nèi)存，應用板(第三層次)上的RAM、I／O口及ASIC器件的控制接口等。

正式應用功能調(diào)試的主要目的是：排除應用軟件與應用板上硬件系統(tǒng)中存在的錯誤，并測試評估整個系統(tǒng)的功能與性能。調(diào)試步驟如下：

· 把調(diào)試用軟件提取為與硬件系統(tǒng)有關的一類子程序庫，加入到包括界面與數(shù)據(jù)庫操作的主程序中，形成聯(lián)機運行的正式應用軟件。

· 整個系統(tǒng)的功能與性能測試。當無法達到設計要求時，分析問題之所在，盡快修改應用軟件或硬件，甚至重新設計制作硬件系統(tǒng)。

· 精簡優(yōu)化，去掉調(diào)試階段的冗余設計部分。但在用戶使用過程中仍有可能提出更高的要求，因此始終保持一定的資源余留是有必要的。

4 應用實例

用TMS320VC33來實現(xiàn)通用分層結構數(shù)字信號處理嵌入式系統(tǒng)，它已經(jīng)被成功應用于多項軍用／民用產(chǎn)品。

4．1 電臺自動測試儀--單DSP系統(tǒng)

通信電臺在出廠前以及維護維修時，都要測試其性能指標，包括頻率響應、失真度、信噪比等。應此需求研制的電臺自動測試儀系統(tǒng)結構如圖4所示。該測試儀硬件系統(tǒng)主要由四大部分組成：數(shù)字化高速信號采集電路、數(shù)字信號處理器、多波段多制式的信號產(chǎn)生電路及上位機。信號采集電路中應用了高速數(shù)字下變頻器HSP50214，信號產(chǎn)生器應用了數(shù)字上變頻器AD9856，DSP在零中頻信號上進行處理，大大降低了對處理速度與容量的要求。因而單個DSP足以勝任對單個窄帶零中頻信號的多制式軟件調(diào)制與解調(diào)、濾波及參數(shù)估計等數(shù)字運算。

4．2 基于DSP的材料分選系統(tǒng)--多DSP并聯(lián)工作

為了適應市場需要，對材料(如糧食、礦物等)進行質(zhì)量檢測與分選有著重要意義。分選是利用不同質(zhì)量材料的重量、顏色、尺寸等物理特性不同的原理進行的。根據(jù)該原理，本實驗室開發(fā)研制了基于多DSP的材料分選控制系統(tǒng)。國內(nèi)早期的分選系統(tǒng)智能部件都采用MCS-51系列的單片機，其控制功能基本可以滿足需要，但是它的計算和工作速度卻遠遠不夠，因此系統(tǒng)的分選等指標很難做高。本文所研制的新型分選系統(tǒng)采用高速浮點運算DSP芯片TMS320VC33完成多通道信號采集和分選的控制，使得分選和工作速度都得到了大幅度提高。每個DSP可以勝任80路5kHz帶寬的傳感器信號的分析處理，每臺工控機多可管理16個DSP模塊的并行工作，因而總的分選速度是非常快的。分選系統(tǒng)組成框圖如圖5所示。

4．3 雷達對抗偵察信號處理機--多DSP級聯(lián)工作

雷達對抗偵察的任務是偵收并分析敵方雷達信號，為干擾或火力摧毀敵方雷達提供情報。為此研制了基于多CPU級聯(lián)工作的信號處理分機，如圖6所示。它包括：雷達信號預分選模塊、分選處理模塊、識別與綜合顯示模塊。在預分選模塊中，由個DSP對來自參數(shù)測量分機的高速雷達視頻脈沖串進行稀釋與粗略分類(按頻率分)，并把脈沖描述字(包括頻率f、方位、脈幅PA、脈寬PW、到達時間TOA等)通過雙口RAM傳遞給第二個DSP進行分選處理，以分離各部雷達的脈沖信號，從而測得各自技術參數(shù)。工控機獲得測量參數(shù)后與雷達情報數(shù)據(jù)庫比對，以識別敵方雷達類型、用途與威脅等級，為指揮決策提供依據(jù)。按處理速度、傳輸速度、存儲容量優(yōu)化配置流水線上各級CPU的任務，可使整個系統(tǒng)達到處理能力。試驗表明其速度已符合實戰(zhàn)要求。

由于該分層結構高速數(shù)字信號處理系統(tǒng)的硬件具有通用性、軟件模塊化，使得在較短的時間內(nèi)成功開發(fā)出多項產(chǎn)品成為可能。下一步的改進工作之一是用PCI接口卡(對臺式機而言)和USB2．0接口(對便攜機而言)替代當前的ISA接口卡，以提高傳輸速度；改進之二是用TMS320C6201替代當前的TMS320VC33，以進一步提高DSP的處理速度。但是，本文所介紹的系統(tǒng)硬件與軟件基本架構仍將是高端儀器設備產(chǎn)品開發(fā)和裝備研制的。