基于DSP的PCI總線數(shù)據(jù)采集系統(tǒng)的研究

據(jù)非復(fù)用模式，pci9052和tms320vc5402的接口電路如圖2所示[4,5]。此時(shí)，lbe1為la1，lbe0為la0。將pci9052的lbe0接hpi的hbil，用以區(qū)分第一字節(jié)和第二字節(jié)。pci9052的la17接tms320vc5402的hcntl1，la16接hc-ntl0，以選擇hpi寄存器。pci9052的lad[0：7]接tms320vc5402的hd[7：0]。tms320vc5402的hint反向后接至pci9052的lint1，之所以反向是由于hint低電平有效，而unt1是高電平有效。pci9052的lw／r反向后接至tms320vc5402的hr／w，因?yàn)閘w／r高電平表示寫，低電平表示讀；而hr／w高電平表示主機(jī)要讀hpi，低電平表示主機(jī)要寫hpi。pci9052的cs0與cs1相或后連接至hcs，rd和wr分別連接到hds1，hds2。tms320vc5402的lrdy通過一定的邏輯組合再加上一個(gè)d觸發(fā)器與pci9052的lrdy相連以實(shí)現(xiàn)pci9052與hpi的同步。pci9052局部時(shí)鐘采用40mhz。其中cpld選用epm7128，使用max+plu