23402
SOT235/23+
進口原裝現貨/樣本可送
OPA364
9000
TUBE/TI/22+
TI現貨直銷 只做原裝
OPA364AID
1
8SOIC/-
55Z(1) 管有標
OPA364IDBVR
6935
SOT235/24+
公司現貨原裝17年口碑支持你
OPA364AIDBVR
70000
SOT235/-
原裝 免費送樣 一站式元器件采購商城
OPA364IDBVR
32560
SOT235/2025+
原裝優(yōu)勢有貨
OPA364
15000
N/A/21+
原廠原裝正品
OPA364
500000
-/25+
上海現貨,實單可談
OPA364
2180
SOP8/22+
全新原裝特價優(yōu)勢庫存質量保證穩(wěn)定供貨
OPA364
6000
N/A/24+
原裝現貨,支持BOM配單
OPA364
20000
LQFP48/2024+
17%原裝.深圳送貨
OPA364
5000
N/A/24+
優(yōu)勢渠道現貨,提供一站式配單服務
OPA364
9800
SOP8/24+
原廠原裝現貨
OPA364
8500
SOT23/2025+
原裝現貨
OPA364
12260
N/A/23+
高品質 優(yōu)選好芯
OPA364
20000
6SC70/22+
奧利騰只做原裝正品,實單價優(yōu)可談
OPA364
52000
N/A/23+
原裝現貨
OPA364
8500
SOT23/2025+
原裝現貨
OPA364
5000
N/A/23+
原裝庫存,提供優(yōu)質服務
對于軌至軌輸入運放,傳統(tǒng)的解決方案是將n溝道和p溝道m(xù)osfet并聯使用來實現軌以外的擺動。問題是這里存在著一個過渡區(qū),如圖5.4所示,此處兩對晶體管都是打開。在此區(qū)域,psr、cmr、偏移電壓及偏移漂移都與通常情況不同。現代解決方法采用正在申請專利的低噪聲電荷泵浦技術,來避免使用傳統(tǒng)技術中的并聯n溝道與p溝道m(xù)osfet。這樣就能消除偏移量被打亂的過渡區(qū)。在整個共模范圍內,opa363和 opa364均有線性偏移。上面給出的典型曲線是對1.8v電源來說的。當電源電壓升到 +5v時,vos的變化及非線性特性將變得更差。因此,為獲得共模輸入電壓下最好的線性度,我們將采用opa364。 設計拓撲: 既然我們知道我們所擁有的電壓空間很少,那么讓我們使用雙極型晶體管而不是m
高頻1/beta -3db處的精確幅度差。1階分析結果與預測雖不精確,但肯定優(yōu)于功能強大及直觀的交流穩(wěn)定性分析結果。 2.3 簡單運放交流spice模型 正如我們所看到的,spice可以是一種用來檢查1階分析的強大分析工具。但對于交流穩(wěn)定性分析,它要求我們用運放模型來構建電路。有時我們沒有spice模型,但卻擁有我們準備使用的運放數據資料。例如,假設我們沒有opa364(單電源、rrio及cmos運放,由德州儀器公司提供的burr-brown產品)的運放模型。其數據資料給出的開環(huán)增益與相位曲線如圖2.14所示。cmos運放的共同特點是,低頻開環(huán)幅度與負載無關。這就是上面給出的默認10k?與100k? 負載例子。從該曲線的相位部分,我們用"對數定標技術"(參見本系列第1部分)可確定-45 處于的頻率為29hz。opa364的統(tǒng)一增益帶寬在7.4mhz頻率上測得。我們首先用雙極點方法來制定一個簡單運放交流模型。我們將在相
其中在分析容性負載及其對1/β的影響時,希望ro包含ro的影響。 單電源運放的真實ro圖3.11列出了一些針對很多單電源運放的實測ro。請注意,我們分析得出ro=40歐姆 的opa353測量值為44歐姆。這一接近的相互關系是因為我們所使用的從廠商數據資料中得到的數據也同樣是對典型元件進行測量得出的數據! ro的實測技術如果我們沒有任何廠商提供的ro指標而我們又想知道,那我們該怎么辦?有兩種真實的測量技術可用來測量ro。每種方法都是從察看開環(huán)增益/相位曲線與頻率的關系曲線開始。圖3.12給出了opa364的這一曲線,opa364為寬帶(ugbw=7mhz、sr=5v/us、settle to 0.1%=1.5us)cmos、單電源(1.8v 至 5.5v)、rrio (軌至軌輸入和輸出)運放,它具有"在共模范圍內的線性偏移"。如果我們選擇以增益100和1 mhz頻率來對此運放進行測試,那么將不會有環(huán)路增益aolβ。因此,如果我們在這些條件下測量rout,我們實際上將得到ro值。 圖3.13所示的測試電路顯示實際測量ro的一種方法。這種方法我們稱其為ro激勵法。這里opa364的輸出通過交流耦合
(t1 may conduct and latch on during an esd event)作為一個主要的設計考慮因素,需要確保經過器件的所有路徑均能夠安全地經受住 eos 事件期間出現的電流和電壓。如果您無法預見這些條件,同時您的 ic 也不能散出產生的熱量,那么電路就可能會被損壞。了解放大器的內部 esd 電路,并預測它們在 eos 事件中的表現,是避免出現這些問題的一種有效方法。大多數運算放大器廠商均可提供 esd 電路的相關信息。eos 條件舉例 利用 tina 軟件工具和 opa364 宏模型生成的圖 4 是使用低功耗 opa364 cmos 運算放大器的簡單跟隨器電路的一個例子。低頻信號 vg1 表示來自變送器輸出端的信號。該變送器遠離放大器,有一條線纜 (tl1) 將它們連接起來。該電路中,周圍環(huán)境使得線纜上出現了瞬態(tài)。 圖 4 輸入過驅動可能會激活 esd 保護電路圖中翻譯: (左圖上)vg2無意瞬態(tài)、噪聲、沖擊等(vg2 unintended transients, noise impulses, etc.) (左圖下)vg1 目標線性信號范圍vp=
產品型號:OPA364AIDR
通道數:1
關斷功能:No
工作電壓Max. (V):5.500
工作電壓Min. (V):1.800
每通道IQ(典型值)(mA):0.750
帶寬GBW(典型值)(MHz):7
轉換速率(典型值)(V/us):5
輸入失調電壓(25℃)(Max.)(mV):0.500
失調...
產品型號:OPA364AIDBVT
通道數:1
關斷功能:No
工作電壓Max. (V):5.500
工作電壓Min. (V):1.800
每通道IQ(典型值)(mA):0.750
帶寬GBW(典型值)(MHz):7
轉換速率(典型值)(V/us):5
輸入失調電壓(25℃)(Max.)(mV):0.050
失...
1.8V操作電壓;微小型封裝;帶寬:7MHz;共模抑制比:90dB(典型值);轉換率:5V/μs;低失調:500μV(最大值);靜態(tài)電流:750μA/通道(最大值);停機模式:<1μA/通道
術規(guī)格。 其主要特點為:四個全差分輸入通道;2μs吞吐每通道;積分線性誤差(inl)±3lsb(典型值);功耗150mw;2.5v內部基準;電源電壓2.7v至5.5v;引腳兼容,可升級到ads7861(12位至16位)。除此以外還有12位、2x 2通道、串行接口adc7861;12位、2x 2通道、并行接口ads7862;16位、2x 2通道、串行接口ads8361等。 放大器 1.8v、7mhz、90db cmrr(共模抑制比)軌至軌i/o運算放大器opa363、opa364 0pa363和0pa364系列是專為低電壓、單電源操作而優(yōu)化的高性能cmos運算放大器。這些專為采用1.8v(±0.9v)至5.5v(±2.25v)的單工作電源而設計的放大器是電池供電型系統(tǒng)中的傳感器放大以及信號調節(jié)的理想選擇。此器件專為驅動中等速度(最高100khz)的a/d轉換器進行了優(yōu)化,并提供了卓越的cmrr,而無需采用傳統(tǒng)的互補輸入級中常見的交叉通路。輸入共模范圍包括正負電源,電源軌輸出電壓擺幅在的10mv以內。所有器件版本均針對-40℃至/125℃的工作范圍擬訂了技術