MAX9010EXT+T
1900
SC70/2021+
原裝熱賣 可開增稅
MAX9010EXT+T
5000
SC706/21
原裝現(xiàn)貨,實單必成
MAX9010EXT+T
3420
SC706/1828+
撿漏可深圳交貨
MAX9010
20000
SOIC/22+
奧利騰只做原裝正品,實單價優(yōu)可談
MAX9010
8000
SOIC/2024+
原裝現(xiàn)貨,支持BOM配單
MAX9010
20000
MSOP8/2024+
17%原裝.深圳送貨
MAX9010
8000
SOIC/2023+
原裝現(xiàn)貨,支持BOM配單
MAX9010
5000
SC70/6/22+
只做原裝
MAX9010ESA
28998
-/20+
全新原裝進口現(xiàn)貨特價熱賣,長期供貨
MAX9010ESA
-
18+/5000
只做原裝 價格優(yōu)勢
MAX9010ESA
3000
-/3000
原裝 部分現(xiàn)貨量大期貨
MAX9010ESA
20000
SMD/2019+
-
MAX9010ESA
6001
SOP8/0412+
原裝正品/假一罰十
MAX9010ESA
230
N/A/10+
原裝現(xiàn)貨,質(zhì)量保障
MAX9010EXT
2
4/N
原裝現(xiàn)貨,假一賠十
MAX9010EXT
3000
N/23+
原包原盒現(xiàn)貨
MAX9010EXT
5000
-/25+
只做原裝,價格市場
MAX9010EXT
29078
-/-
現(xiàn)貨十年以上分銷商,原裝進口件,服務(wù)型企業(yè)
MAX9010EXT
8735
NA//23+
原裝現(xiàn)貨,當(dāng)天可交貨,原型號開票
MAX9010EXT
6800
N/2025+
一級代理,原裝假一罰十價格優(yōu)勢長期供貨
負(fù)載、輸入過驅(qū)動等因素。對于反相輸入,傳輸延時用tpd-表示;對于同相輸入,傳輸延時用tpd+表示。tpd+與tpd-之差稱為偏差。電源電壓對傳輸延時也有較大影響。 有些應(yīng)用需要權(quán)衡比較器的速度與功耗,maxim公司針對這一問題提供了多種芯片類型供選擇,其中包括從耗電800na、延遲時間為30μs的max919到耗電6μa、延遲時間為540ns的max9075;耗電600μa、延遲時間為20ns的max998到耗電11ma、延遲時間為4.5ns的max961;最近推出的max9010 (sc70封裝),其延遲時間低至5ns電源電流只有900μa,為產(chǎn)品設(shè)計提供了更多的選擇。 實際比較器 比較器通常用于比較一路輸入電壓和一路固定的電壓基準(zhǔn),為滿足這種應(yīng)用需求,maxim將基準(zhǔn)源與比較器集成在同一芯片內(nèi),這樣不僅節(jié)省空間而且比外部基準(zhǔn)耗電少,如,max918在全溫范圍內(nèi)的最大消耗電流只有1.6μa (包括內(nèi)部其準(zhǔn)源)??紤]環(huán)境溫度的變化和基準(zhǔn)源的類型,集成基準(zhǔn)源的精度一般在1%至4%。對于精度要求較高的應(yīng)用,可以考慮選用max9040系列產(chǎn)品,其內(nèi)置基準(zhǔn)源的初始精度可以達(dá)到
成,濾波器對帶外噪聲抑制比約為-60db。 濾波器的輸入阻抗和輸出阻抗均為100ω,高于ad9830典型應(yīng)用場合的50ω,同時適當(dāng)調(diào)整ad9830外接的電流設(shè)置電阻使得輸出電流增大。這樣可以增大輸出信號電壓范圍,提高信號擺率(slew rate),有助于降低整形后時鐘信號的jitter。此外,圖5中以r17和r18的中點電平作為比較器的門限,這樣可以保證整形后信號的占空比為50%。3.2采樣時鐘設(shè)置范圍的分段 為了能產(chǎn)生較高頻率(8mhz)的采樣時鐘,在時鐘發(fā)生電路中使用了高速比較器max9010,其傳播延遲僅5ns。當(dāng)dds輸出信號頻率較低的時候,信號在比較門限電平附近擺率過低,容易造成比較器多次翻轉(zhuǎn)。雖然在后面的邏輯中采用了數(shù)字低通濾波器可以有效的去除這種干擾,但是仍然會引入jitter,使得采集系統(tǒng)性能劣化。 為此,在圖三的結(jié)構(gòu)中,比較器整形后的時鐘信號又通過一個可編程分頻器。根據(jù)需要的采樣率分段設(shè)置dds輸出頻率,同時為分頻器設(shè)置相應(yīng)的分頻比從而產(chǎn)生最終的采樣時鐘。設(shè)需要的采樣時鐘頻率為,dds輸出頻率為,分頻比為n,則有: 上述方案在實踐中被證明是非常有效的。經(jīng)過分
。 圖5 低通濾波器和整形電路原理圖 濾波器的輸入阻抗和輸出阻抗均為100ω,高于ad9830典型應(yīng)用場合的50ω,同時適當(dāng)調(diào)整ad9830外接的電流設(shè)置電阻使得輸出電流增大。這樣可以增大輸出信號電壓范圍,提高信號擺率(slew rate),有助于降低整形后時鐘信號的jitter。此外,圖5中以r17和r18的中點電平作為比較器的門限,這樣可以保證整形后信號的占空比為50%。 3.2采樣時鐘設(shè)置范圍的分段 為了能產(chǎn)生較高頻率(8mhz)的采樣時鐘,在時鐘發(fā)生電路中使用了高速比較器max9010,其傳播延遲僅5ns。當(dāng)dds輸出信號頻率較低的時候,信號在比較門限電平附近擺率過低,容易造成比較器多次翻轉(zhuǎn)。雖然在后面的邏輯中采用了數(shù)字低通濾波器可以有效的去除這種干擾,但是仍然會引入jitter,使得采集系統(tǒng)性能劣化。 為此,在圖三的結(jié)構(gòu)中,比較器整形后的時鐘信號又通過一個可編程分頻器。根據(jù)需要的采樣率分段設(shè)置dds輸出頻率,同時為分頻器設(shè)置相應(yīng)的分頻比從而產(chǎn)生最終的采樣時鐘。設(shè)需要的采樣時鐘頻率為,dds輸出頻率為,分頻比為n,則有: 本設(shè)計中具體的分段方法如下: 上述方案在實