值會(huì)受到定時(shí)誤差的影響;在精度要求高的場(chǎng)合可以用外接精密脈沖源的方法來(lái)規(guī)避此誤差。即:使用外部脈沖進(jìn)行比較計(jì)數(shù)時(shí)沒(méi)有定時(shí)原因造成的誤差。如圖2。此時(shí)會(huì)有如下的關(guān)系式: f待測(cè)*count標(biāo)準(zhǔn)=f標(biāo)準(zhǔn) *connt待測(cè) 2.2 高頻信號(hào)周期的測(cè)量,圖3是一個(gè)典型的電路 這個(gè)電路中各部分的功能說(shuō)明如下: ad9686:將非ttl電平信號(hào)轉(zhuǎn)變?yōu)閠tl電平,屬于前向調(diào)理電路。 累加器是二進(jìn)制計(jì)數(shù)器,目的是對(duì)信號(hào)進(jìn)行分頻,mr為清零端。此處用了兩種不同性能的計(jì)數(shù)器,即74ls197和74ls93。其中l(wèi)s197是四位二進(jìn)制計(jì)數(shù)器,最高計(jì)數(shù)頻率100mhz,它可以進(jìn)行16分頻,如果根據(jù)單片機(jī)的主頻計(jì)算分頻后的頻率仍然高于可測(cè)頻則需繼續(xù)分頻,當(dāng)然對(duì)后面的分頻芯片的最高工作頻率的要求可以降低。各管腳的輸出為: 74ls197的輸出: 74ls93的輸出:q1:fin的2分頻 q2:fin的4分頻 q1:fin的32分頻 q2:fin的64分頻q3:fin的8分頻