CPLD器件的在系統(tǒng)動態(tài)配置

ity）技術是指能對器件、電路甚至整個系統(tǒng)進行現(xiàn)場升級和功能重構的技術。這種重構可以在實驗開發(fā)過程中、制造過程中，甚至是在交付用戶使用之后進行；而整個在系統(tǒng)可編程設計的最后一個步驟，也是最關鍵的步驟，也是最關鍵的步驟，就是器件的配置。配置過程加載設計規(guī)定的編程數據到器件中，以定義器件內部功能塊及其互連，從而實現(xiàn)器件功能的重構升級。當然isp配置方式是多種多樣的，其中計算機加下載線就是最常見的配置器件的方法；但是這個方法需要計算機配合，對嵌入式系統(tǒng)來說不太實用，因此需要一個更加方便靈活的配置方案。lattice公司cpld器件不僅具有isp功能，同時融合引腳鎖定功能和jtag技術，使得拋棄計算機而使用微控制器在系統(tǒng)配置、修改、升級cpld器件成為可能。特別是引腳鎖定功能，實現(xiàn)了真正意義上的“動態(tài)”配置。采用引腳鎖定技術，將配置前引腳狀態(tài)鎖定，配置完成以后各個引腳仍能保持配置前狀態(tài)。本文介紹一個用微控制器在系統(tǒng)配置lattice mach4000系列cpld器件的方案。圖11 原理isp器件要實現(xiàn)配置，除了isp器件的硬件系統(tǒng)中要提供正確的isp接口以外，還需要有配置文件和配置工具。（1）配置接口lat

LATTICE推出業(yè)界速度最快的QDR II/II+存儲控制器

lattice推出業(yè)界領先的支持quad data rate (qdr) ii/ii+存儲裝置、基于fpga的ip核。latticesc和latticescm系列fpga（還有l(wèi)atticesc/m系列fpga）現(xiàn)可支持高達750mbps.的qdr ii/ii+數率。此款高速qdr ii和qdr ii+存儲控制器ip核采用了lattice獨有的可以實現(xiàn)成本最優(yōu)化(maco)架構asic工藝的低功率掩膜陣列。 lattice銷售部副總stan kopec稱，通過與cypress semiconductor corporation合作，支持qdr ii/ii+存儲控制器高速率的fpga可向其客戶提供與cypress下一代qdr ii/ii+存儲裝置相連的業(yè)界速率最快的可編程接口。lattice scm maco存儲控制器是一款經驗證的較其它fpga解決方案性能更佳的低風險解決方案，同時還可以縮短上市時間。它是lattice奉行“更多更好”宗旨下的又一成果。 quad data rate ii+存儲裝置是qdr sram系列存儲器最新成員，其數據率可達250 mhz以上。qua

淺談FPGA的SPI總線接口的實現(xiàn)

和門陣列（如pal，gal及cpld器件）相比，fpga具有不同的結構，fpga利用小型查找表（16×1ram）來實現(xiàn)組合邏輯，每個查找表連接到一個d觸發(fā)器的輸入端，觸發(fā)器再來驅動其他邏輯電路或驅動i/o，由此構成了即可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到i/o模塊。 spi接口適用于主芯片與從芯片的連接，在一個fpga系統(tǒng)中，充當主芯片的為fpga可編程芯片，而flash芯片作為外圍從芯片通過spi接口連接至fpga芯片。該系統(tǒng)選用lattice公司的fpga芯片，該公司的產品線齊全，其中ecp2m系列芯片功能全面，開發(fā)成本低廉。ecp2m系列芯片支持spi接口，通過硬件電路的簡單設計即可完成spi接口的物理連接，進一步利用lattice的工程開發(fā)eda軟件進行fpga編程，實現(xiàn)spi接口控制。目前進入我國并具有廣泛影響的eda軟件有：multisim7（原ewb的最新版本）、pspice、orcad、pcad、protel、viewlogic、mentor、graphics、synopsys、lsiiogic、cadence、micr

在系統(tǒng)可編程器件isp1032E在高精度數據采集系統(tǒng)中的應用

軟件化設計。 相對于常用的pld器件，isp器件具有體積小、容量大、編程方便、便于在線調試等優(yōu)點，可實現(xiàn)較大規(guī)模的電路設計，且可實現(xiàn)編程加密。尤其在輸入輸出管腳眾多的情況下，可以大大優(yōu)化系統(tǒng)設計、節(jié)省系統(tǒng)空間。而相對于fpga器件而言，isp器件的容量要小些，但其片內的邏輯一經加載就不會因掉電而再丟失。若要改變邏輯，只需通過下載電纜重新加載即可，而無需片外擴展eprom存儲電路的結構數據，因而電路實現(xiàn)更為方便簡單。其實，這對于一般沒有過于復雜的邏輯計算的電路設計，其容量一般已經足夠。下面以lattice公司的isp1032e為例，介紹isp器件在高精度數據采集系統(tǒng)中的應用技術。 2 isp1032e器件介紹 2．1 isp1032e的內部結構和時序模型 isp1032e的內部結構如圖1所示。該器件有6000個門單元邏輯，192個寄存器單元，64個通用i／o，8個專用輸入管腳，4個專用時鐘輸入，一個可提供上述各部分內部互連的集中連接池grp。isp1032e的基本邏輯單元是萬能邏輯塊glb，共32個，分別標定為a0～d7。每個glb單元對應于18個輸入單元、1個與或非邏輯陣列、4個輸出

Lattice推出高速QDR II/II+存儲控制器IP核

lattice推出支持quad data rate (qdr) ii/ii+存儲裝置、基于fpga的ip核。latticesc和latticescm系列fpga(還有l(wèi)atticesc/m系列fpga)現(xiàn)可支持高達750mbps的qdr ii/ii+數率。此款高速qdr ii和qdr ii+存儲控制器ip核采用了lattice獨有的可以實現(xiàn)成本最優(yōu)化(maco)架構asic工藝的低功率掩膜陣列。 quad data rate ii+存儲裝置是qdr sram系列存儲器最新成員，其數據率可達250mhz以上。quad data rate ii+系列sram是用于高帶寬、低延遲應用的理想選擇。其讀、寫端口獨立工作，設計人員可使用其最大帶寬且無須擔心其它存儲器件常見的總線沖突問題。qdr ii+存儲器件的高帶寬和低延遲特性使得其在高寬帶應用中成為查找表、鏈接清單和控制器緩沖存儲器的常用存儲器。在下一代交換和路由器平臺也得到了廣泛應用。 latticescm fpga器件中采用了lattice獨有的maco嵌入結構asic塊并且具有由lattice t開發(fā)以縮短終短系統(tǒng)上市時間的預制、

Lattice用中檔FPGA實現(xiàn)多相濾波器

　　引言

　　在現(xiàn)代電子系統(tǒng)中，到處都可以看到數字信號處理（ DSP ）的應用，從MP3播放器、數碼相機到手機。DSP設計人員的工具箱的支柱之一是有限脈沖響應（ FIR ）濾波器。FIR濾波器越長（有大量的抽頭），濾波器的響應越好。然而...

LATTICE推出低成本PCI-E開發(fā)工具套件

　　Lattice新推出一款用于其低成本Lattice ECP2M系列90nm FPGA的低成本PCI Express開發(fā)工具套件，該開發(fā)工具套件的推出將加速采用Lattice ECP2M系列FPGA的PCI Express設計。通過采用新的PCI Express x1/x4評估板，該開發(fā)...

LATTICE ispLEVER CLASSIC 1.2版設計工具包上市

　　Lattice宣布其ispLEVER Classic version 1.2版設計工具包即將上市。該工具包支持Lattice公司所有系列的SPLD、CPLD和部分FPGA。Lattice的ispLEVER Classic設計軟件現(xiàn)可對新推出的超低功率ispMACH 4000ZE CPLD系列提供完...

LATTICE推出一系列基于FPGA的完整設計方案

　　Lattice近日在嵌入世界會議展覽會上推出一系列基于FPGA的完整設計方案，包括PCI Express、SMPTE video和其采用uClinux實時操作系統(tǒng)(RTOS)的LatticeMico32嵌入式RISC微處理器。

Lattice推出高速QDR II/II+存儲控制器IP核

Lattice推出支持Quad Data Rate (QDR) II/II+存儲裝置、基于FPGA的IP核。LatticeSC和LatticeSCM系列FPGA(還有LatticeSC/M系列FPGA)現(xiàn)可支持高達750Mbps的QDR II/II+數率。此款高速QDR II和QDR II+存儲控制器IP核采用了Lattice獨有的可以實現(xiàn)成本...

萊迪思發(fā)布1.4版Lattice Diamond

萊迪思半導體（lattice）今日宣布發(fā)布lattice diamond 設計軟件的1.4版本，這是適用于萊迪思fpga產品的設計環(huán)境。lattice diamond 1.4軟件的用戶將得益于幾大實用的增強功能，使得fpga設計探索更容易并且縮短產品上市時間。 lattice diamond 1.4軟件還通過為整個machxo2 pld系列提供最終實際的時序、功耗模型和位流，增強了對machxo2 pld系列產品的支持，包括最新的晶圓級芯片尺寸封裝的lcmxo2-2000u和lcmxo2-1200u器件，它們是超大批量、成本和功耗敏感應用的理想選擇。此外，通過lattice diamond 1.4軟件，部分客戶可以開始使用最新發(fā)布的低成本、低功耗、中檔latticeecp4 fpga系列器件進行設計。 萊迪思軟件市場部總監(jiān)，mike kendrick說道，“當用戶試圖將越來越多的功能集成到一塊fpga中時，在最短的時間內實現(xiàn)時序收斂將是一個重大的挑戰(zhàn)。lattice diamond 1.4軟件提供了最合適的fpga工具組合以及更強的實用性，使得設計關鍵路徑的時序迅速收斂，這對于

萊迪思推出Lattice Diamond設計軟件

萊迪思半導體公司(lattice)今天宣布推出lattice diamond 設計軟件，針對萊迪思fpga產品的旗艦設計環(huán)境。lattice diamond 1.3軟件的用戶將受益于主要的新功能，包括時鐘抖動分析。現(xiàn)在lattice diamond 1.3軟件還集成了萊迪思的pac- designer 6.1混合信號設計工具（也在今天發(fā)布），為萊迪思的可編程混合信號platform manager 器件提供設計支持。 此外，lattice diamond 1.3軟件增強了對machxo2 器件系列的支持，針對 lcmxo2- 1200和lcmxo2-1200u器件提供最終生成的sso模型的比特流，并為lcmxo2-2000u添加了晶圓級封裝支持，這正符合非常大批量、成本敏感的應用所需。 “我們的用戶正快速遷移到lattice diamond設計工具，為了從直觀的設計環(huán)境和針對低功耗和成本敏感的fpga應用所需的高質量結果中受益?！比R迪思的軟件營銷總監(jiān)mike kendrick說道，“ lattice diamond1.3軟件進一步增強了用戶的工作效率，以及他們期望從lattice

新需求引領半導體業(yè)革新呈現(xiàn)對勾形復蘇

今年4月的globalpress電子峰會如期在美國舊金山舉行，30多家公司的密集講演折射出半導體業(yè)的回暖態(tài)勢，而從與會公司的發(fā)展策略和分享的熱點技術中，或可一窺半導體業(yè)下一波的發(fā)展方向。本報記者特就其中的熱點技術進行探討，并就幾家公司的發(fā)展策略進行介紹，以饗讀者。 asic與fpga發(fā)力低功耗 年參加globalpress電子峰會的企業(yè)代表中，與fpga相關的公司數量眾多，包括altera、lattice(萊迪思)、quicklogic等。而與其呈此消彼長之勢的asic陣營也不甘示弱，open-sili-con、global unichip立場堅定地做asic的擁躉。兩者之間的暗戰(zhàn)由來已久，但此番不約而同地找到了“共同點”———低功耗。 altera市場營銷部高級副總裁danny brian指出，fpga設計過去注重密度和效能，如今轉變成重視低功耗設計并同時兼顧密度和效能。altera通過采用各種創(chuàng)新技術和28nm制程工藝，來降低高帶寬應用的成本和功耗。 lattice此番主打中等密度和低密度fpga，鎖定數碼相機、液晶電視、服務器、無線基站、安全監(jiān)控、智能手機等市場。l

SYNPLICITY 和 LATTICE 將合作項目擴展到 DSP 綜合技術領域

全球領先的創(chuàng)新型 ic 設計與驗證解決方案的供應商 synplicity 公司（納斯達克上市代號：synp）和業(yè)界領先的 fpga 的供應商萊迪思半導體公司 (lattice semiconductor)（納斯達克上市代號： lscc）進一步加強合作，日前共同推出了面向 dsp 設計的高度優(yōu)化的非專有 esl 綜合流程技術 synplify dsp。synplicity 的 synplify® dsp 軟件現(xiàn)可支持 latticeecp2m 和 latticexp2 現(xiàn)場可編程門陣列 (fpga) 器件，從而為航空航天、無線、電信及數字多媒體應用領域的 dsp 算法實施提供了功能強大的解決方案。 lattice 公司的市場營銷副總裁 stan kopec 指出：“與其它商業(yè)解決方案相比，支持 lattice fpga 器件的 synplify dsp 解決方案能為我們雙方的客戶提供更高的效率以及更卓越的性能。synplify dsp 優(yōu)化的 dsp 算法實施技術配合 latticeecp2m 器件強大的dsp 模塊和大容量存儲器，再加上在 latt

同臺競技FPGA廠商搶灘市場

盡管幾大fpga廠商都表示,隨著ic產業(yè)的下滑，fpga市場不可避免的受到沖擊，但由于設計需求非常強勁，fpga技術仍然大有用武之地。fpga技術也因其高度的靈活性，以及相比asic和assp所具有的成本優(yōu)勢，被認為是在目前經濟緊縮環(huán)境下最有增長潛力的市場之一。最近，幾大fpga廠商也都提出，fpga技術勢在必行，altera和lattice日前也宣布了其最新的fpga產品。 altera：40nm stratix ivgt和arria ii gx altera日前發(fā)布了集成收發(fā)器的兩款fpga產品，stratixivgt和arriaiigx。這兩款基于40nm工藝的產品都來自altera唯一的晶圓代工合作伙伴tsmc。去年5月，altera率先發(fā)布了40nm工藝fpga產品，stratixiv和結構化asichardcopyiv?！艾F(xiàn)在altera已經在享受這一領先工藝帶來的果實。去年12月的短短幾天，我們就已經付運了超過10萬美金的產品，而今年一季度我們希望這一數字至少達到100萬。”altera主席、總裁兼ceojohndaane在近期的一次電話會議上表示?！斑@是我

高工幫你設計移植到新的CPLD、FPGA

高工幫你設計移植到新的cpld、fpgalattice是最早開始研發(fā)可編程器件的公司，如1986年研發(fā)并一直廣泛使用的gal器件。以及陸續(xù)研發(fā)生產出高性能低成本的cpld，fpga。其優(yōu)異的性能使它在各個行業(yè)廣泛使用，在軍工，航空等領域的廣泛應用是其性能的最好見證。雖然cpld，fpga的工業(yè)技術標準都差不多，但lattice多年的可編程器件技術積累，和多年的市場反饋信息。使得lattice擁有多項自己獨有的專利技術，成就了lattice產品的高性能和更適合客戶的性能和成本需求。非常適合在包括通信、消費、工業(yè)、計算、軍用以及車用等領域。lattice可編程器件（cpld，fpga）最顯著的待點有二點 一是功耗低，有些器件比同檔次竟爭對手的功耗低50%以上 一是資源利用率高，也就說明了布通率高，速度可以達到更高。也就是說完成同樣的功能竟爭對手的cpld，fpga可能需要更多資源的器件才行當然必須承認lattice在中國的宣傳力度不如后來的竟爭者。但了解和用過lattice產品的客戶都對lattice的cpld，fpga非常有信心。目前l(fā)attice的cp

轉貼一個好貼，絕對有幫助?。?！from edacn

確的硬件描述之外，正確的添加約束可有效的提高數字系統(tǒng)的實現(xiàn)可能性。當我們再為深入的做思考，芯片與芯片的時序如何達到吻合，電路板在什么操作頻率上應該把傳輸線特性作為考究，fan-out與gound bounce的關系應該如何做考慮，trancient current所造成的vcc bounce應該如何解決，這幾點都是作為一個數字系統(tǒng)設計師應該有充分了解的。eda專業(yè)論壇9rx4bkby~f mdci'ha@]eda中國門戶網站－fpga|cpld|eda|ic|altera|lattice|xilinx|modelsim|synplify|quartus|isplever|ise|simulation|hdl|edacn|eda先鋒|forum|bbs|board我們先來探討fan-out與ground bounce的關系。一般上，我們知道fan-out不能過多，不然會造成不良后果。至于是什么不良后果，一般的解釋對初學者來說都不是很明確，甚至有點模糊。我們就從fan-out開始做解釋。當一個module的fan-out越大，舉例(n mb x 1) vs (m mb x 8)的記

FPGA/CPLD數字電路設計經驗分享zz

verilog討論組精彩內容摘錄(三)問題一： 在下才疏學淺，一直在用lattice.html">lattice的isplsi，搞了一些小應用，看到各位都在談論xilinx和altera，本人沒有機會嘗試，究竟哪一種比較好，請高人不吝賜教。 回答一： lattice.html">lattice 的isplsi我畢業(yè)設計時用過一枚，感覺其在系統(tǒng)編程是十分方便的，但熔絲圖的生成好象要ispexper這一專門軟件，他支持原理圖輸入和vhdl輸入等，十分方便且０具有邏輯與時序仿真，其燒錄速度（根據熔絲圖大小）相當快，一般幾秒鐘就行了。 回答二： 1、首先可編程器件從結構上分為cpld和fpga二類，從制造工藝上有cmos、flash、sram、反熔絲等幾種。 2、cpld一般來講容量較低（注意cpld和fpga的門數的定義不一樣，實際上對門沒有統(tǒng)一的定義，不能認為cpld的10000門的規(guī)模就比5000門的規(guī)模大，我們比較能接受的是在as

GAL16V8用什么寫的啊

lattice的器件，當然用lattice的開發(fā)環(huán)境比較好。用lattice的開發(fā)環(huán)境，isplever或designexpert,直接用verilog或vhdl語言。支持hdl語言（verilog或vhdl，而不是abel）同時支持gal器件，只有這兩個軟件。不必去學abel，已經淘汰了。

眾多硬件描述語言，你使用哪一種，該選用哪一種？

眾多硬件描述語言，你使用哪一種，該選用哪一種？眾多硬件描述語言，你使用哪一種，該選用哪一種？在最近的一個項目中，打算把電路中的一些零碎東西用一個gal器件來集成，在向代理商尋價的過程中，對方向我推薦了lattice的一款廉價cpld，二者價差不大，考慮到價格的確不錯，而且lattice也是早期專業(yè)做pld的廠家之一，當然還有cpld的前景，于是我接受了它，并開始熟悉它的開發(fā)環(huán)境，由于我要做的是一個很簡單的東西，所以用原理圖輸入方式很快搞定，現(xiàn)在，我認為非常有必要掌握一種hdl語言，經過查詢，目前的hdl語言種類繁多，使我有些忙然，不知到該學哪種好？1、able語言，以前在學校簡單學過，在搞gal時也用它做過簡單的應用，但那是很久以前的事，如今已經忘得差不多了，在我的記意中，它好象比較簡單，也容易掌握，但據我看好象不是很流行，不知是何原因？2、vhdl語言，應該是目前使用者最多的hdl吧？也是最早被制訂為標準的硬件描述語言。但不知它特點是什么？主要適合于什么樣的應用？3、verilog hdl，據說是第二個被制訂為標準的硬件描述語言，與vhdl相比有后來居上的勢態(tài)，誰能說說它的特點及應用場合？以上三種