基于DSP芯片和CPLD的剎車控制系統(tǒng)設(shè)計(jì)

是調(diào)節(jié)剎車壓力大小,并且控制電動(dòng)機(jī)電流大小,也是以dsp芯片為cpu,再加外圍電路電動(dòng)機(jī)電流反饋調(diào)理電路、過流保護(hù)電路、剎車壓力調(diào)理電路、四組三相全橋逆變電路等構(gòu)成電機(jī)驅(qū)動(dòng)控制器。 2.1 dsp的最小系統(tǒng) dsp的最小系統(tǒng)主要涉及存儲(chǔ)器擴(kuò)展、jtag接口配置、復(fù)位電路、adc模塊的設(shè)置以及時(shí)鐘電路的設(shè)計(jì)等。 1、片外存儲(chǔ)器擴(kuò)展。 片外存儲(chǔ)器是為了彌補(bǔ)dsp內(nèi)部ram的不足,同時(shí)也考慮到調(diào)試過程中可以方便將程序下載到片外高速static ram中。外部的靜態(tài)隨機(jī)存儲(chǔ)器采用cy7c1041cv33。dsp既可以使用片內(nèi)程序存儲(chǔ)器,也可以使用片外程序存儲(chǔ)器,這由引腳xmp刀mc決定的。jtag接口。在程序需要調(diào)試時(shí),程序下載是通過jtag接口完成的,這個(gè)接口經(jīng)過仿真器與pc機(jī)的并行口相連。 2、復(fù)位電路與時(shí)鐘源模塊。 用阻容電路產(chǎn)生上電復(fù)位和手動(dòng)復(fù)位的低電平復(fù)位電路,產(chǎn)生復(fù)位信號(hào)。外加一個(gè)硬件看門狗,其輸出端產(chǎn)生復(fù)位信號(hào)wdrst。電源芯片的兩個(gè)輸入都為+5v,輸出為+1.9v和+3.3v電源為dsp供電,輸出電源分別有兩個(gè)復(fù)位信號(hào),當(dāng)電源不穩(wěn)或過低時(shí),將產(chǎn)生復(fù)位信號(hào)。

基于NIOS嵌入式軟核的硬盤錄像機(jī)的設(shè)計(jì)與實(shí)現(xiàn)

了硬盤接口的電纜數(shù)目與長(zhǎng)度, 數(shù)據(jù)傳輸?shù)目煽啃缘玫搅嗽鰪?qiáng), 硬盤控制起來變得更容易。控制方式有pio 方式和dma 方式兩種。本系統(tǒng)使用了ide 硬盤的pio 控制方式。由于采用了nios 處理器, 因此可以不局限于預(yù)先制造的處理器技術(shù), 而是根據(jù)自己的標(biāo)準(zhǔn)定制處理器, 按照需要選擇合適的外設(shè)、存儲(chǔ)器和接口。本系統(tǒng)根據(jù)硬盤錄像機(jī)的具體要求選擇了altera公司的cyclone 系列的ep1c6來完成cpu的設(shè)計(jì); 使用flash rom am29lv065du進(jìn)行程序的加載工作; 選用sram為cy7c1041cv33 的存儲(chǔ)器進(jìn)行數(shù)據(jù)的緩存; fpga 的as 配置芯片為epcs4。 在外圍芯片中, 視頻解碼芯片saa7113需要i2c 接口進(jìn)行控制, 存儲(chǔ)圖像的硬盤需要ide 接口, 但是在nios的外圍標(biāo)準(zhǔn)接口中沒有這些接口可供選擇, 這時(shí)只要設(shè)置gpio接口, 并用gpio接口模擬出i2c總線接口和ide接口的操作即可。同時(shí)也用gpio 接口完成mjpeg 壓縮芯片的配置任務(wù)。綜合以上的硬件資源要求, 本系統(tǒng)在fpga 內(nèi)部設(shè)計(jì)的模塊如圖2 所示。 fpga 內(nèi)部模塊的核心模塊是nios 處理

基于DSP嵌入式技術(shù)的智能剎車控制系統(tǒng)研究

制器主要是調(diào)節(jié)剎車壓力大小,并且控制電動(dòng)機(jī)電流大小,也是以dsp芯片為cpu,再加外圍電路電動(dòng)機(jī)電流反饋調(diào)理電路、過流保護(hù)電路、剎車壓力調(diào)理電路、四組三相全橋逆變電路等構(gòu)成電機(jī)驅(qū)動(dòng)控制器。 2.1 dsp的最小系統(tǒng) dsp的最小系統(tǒng)主要涉及存儲(chǔ)器擴(kuò)展、jtag接口配置、復(fù)位電路、adc模塊的設(shè)置以及時(shí)鐘電路的設(shè)計(jì)等。 1、片外存儲(chǔ)器擴(kuò)展。片外存儲(chǔ)器是為了彌補(bǔ)dsp內(nèi)部ram的不足,同時(shí)也考慮到調(diào)試過程中可以方便將程序下載到片外高速static ram中。外部的靜態(tài)隨機(jī)存儲(chǔ)器采用cy7c1041cv33。dsp既可以使用片內(nèi)程序存儲(chǔ)器,也可以使用片外程序存儲(chǔ)器,這由引腳xmp刀mc決定的。jtag接口。在程序需要調(diào)試時(shí),程序下載是通過jtag接口完成的,這個(gè)接口經(jīng)過仿真器與pc機(jī)的并行口相連。 2、復(fù)位電路與時(shí)鐘源模塊。用阻容電路產(chǎn)生上電復(fù)位和手動(dòng)復(fù)位的低電平復(fù)位電路,產(chǎn)生復(fù)位信號(hào)。外加一個(gè)硬件看門狗,其輸出端產(chǎn)生復(fù)位信號(hào)wdrst。電源芯片的兩個(gè)輸入都為+5v,輸出為+1.9v和+3.3v電源為dsp供電,輸出電源分別有兩個(gè)復(fù)位信號(hào),當(dāng)電源不穩(wěn)或過低時(shí),將產(chǎn)生復(fù)位信號(hào)。 3、模數(shù)

基于DSP 的PCI 通用運(yùn)動(dòng)控制卡的硬件設(shè)計(jì)

專門用于對(duì)lm628 進(jìn)行讀寫控制，這樣得出的地址信號(hào)是連續(xù)的(0xf60~0xf65)。另外，采用一片四位二進(jìn)制碼比較器74ls85 實(shí)現(xiàn)dsp 對(duì)雙口ram的讀寫片選。片選地址信號(hào)范圍為0~7ff，這剛好尋址雙口ram 2k 范圍內(nèi)的所有空間。 此外，由于tms320f2812 要從雙口ram 讀出大量的運(yùn)動(dòng)軌跡數(shù)據(jù)并存儲(chǔ)，而其片內(nèi)只有18kb 的空間，遠(yuǎn)不能滿足要求，同時(shí)為了方便程序調(diào)試和修改，均需要dsp 擴(kuò)展一片存儲(chǔ)器。這里選用cypress 公司的256k×16 位的sram cy7c1041cv33，其讀寫周期時(shí)鐘最快可達(dá)12ns，因此可與dsp 進(jìn)行零等待狀態(tài)接口，保證了dsp 的運(yùn)算速度。 3 運(yùn)動(dòng)控制卡的配置 配置空間是 pci 總線所特有的一個(gè)空間，其通常與接口芯片相關(guān)，包括一系列的pci配置寄存器。pci9052 的配置寄存器分為pci 配置寄存器和局部配置寄存器，兩者都可以由pci 總線和串行eeprom 訪問。 3.1 pci 配置寄存器及其配置 在 pci 配置寄存器中的設(shè)備id、制造商id、版本號(hào)、首區(qū)類代碼、類別代碼、指令寄存器和狀態(tài)寄存器等在所

CY7C1041CV33-15ZXI的技術(shù)參數(shù)

產(chǎn)品型號(hào):CY7C1041CV33-15ZXI
位密度:4M
組織結(jié)構(gòu):256K x 16
工作電壓(V):3.300
速度(ns):15
封裝/溫度(℃):44TSOP II/-40~85
價(jià)格/1片(套):暫無


  來源:CY7C1041CV33-10ZXI的技術(shù)參數(shù)

產(chǎn)品型號(hào):CY7C1041CV33-10ZXI
位密度:4M
組織結(jié)構(gòu):256K x 16
工作電壓(V):3.300
速度(ns):10
封裝/溫度(℃):44TSOP II/-40~85
價(jià)格/1片(套):暫無


  來源: