高速串行數(shù)據(jù)通信發(fā)送芯片CY7B923的原理及應(yīng)用

摘要：文章介紹了cypress半導(dǎo)體公司推出的一種用于點(diǎn)對(duì)點(diǎn)之間高速串行數(shù)據(jù)通信的發(fā)送芯片cy7b923的原理及應(yīng)用。較詳細(xì)的介紹了cy7b923的管腳功能、內(nèi)部組成、工作原理及工作方式。同時(shí)給出了一個(gè)實(shí)際電路來(lái)說(shuō)明其具體的應(yīng)用方法。 關(guān)鍵詞：串行數(shù)據(jù)通信 cy7b923 idt7200 基帶傳輸 差分pecl輸出 1 概述 cy7b923是cypress半導(dǎo)體公司推出的一種用于點(diǎn)對(duì)點(diǎn)之間高速串行數(shù)據(jù)通信的發(fā)送芯片。cy7b923采用的是基帶傳輸通信方式，并支持帶電插拔（熱接插）。其內(nèi)部電路主要包括時(shí)鐘產(chǎn)生器、輸入寄存器、編碼器、移位寄存器、三對(duì)差分pecl輸出對(duì)以及測(cè)試邏輯等。該芯片外轉(zhuǎn)帳電路比較簡(jiǎn)單，不需單片機(jī)或微機(jī)控制，并且內(nèi)置有自測(cè)試電路，因此使用比較方便。cy7b923的最大傳輸速率可達(dá)400mbps，有三種傳輸速率的器件可供選擇：標(biāo)準(zhǔn)系列的器件有cy7b923-jc、cy7v923-ji、 cy7b923-sc及cy7b923-lmb四種型號(hào)，它們的傳輸速率為160～330mbps；高速系列器件有cy7b923-400jc和cy7b923-4

基于Altera ASI IP核的ASI 發(fā)送卡實(shí)現(xiàn)

摘要：本文提出了一種基于altera 公司的asi ip核來(lái)代替cypress公司的cy7b923實(shí)現(xiàn)asi信號(hào)的發(fā)送,詳細(xì)闡述了asi ip 核的實(shí)現(xiàn)。使用 fpga 編程實(shí)現(xiàn) asi 接口轉(zhuǎn)換與發(fā)送功能,具有更大的靈活性,且接口復(fù)合 dvb-asi 接口規(guī)范。文中介紹了 asi 的特點(diǎn)與構(gòu)成,并詳細(xì)闡述了使用 fpga 實(shí)現(xiàn) asi 高速接口的硬件實(shí)現(xiàn)方法,最后給出了相應(yīng)的測(cè)試實(shí)驗(yàn)。接口符合asi接口規(guī)范,實(shí)現(xiàn)了高達(dá)270mbit/s的數(shù)據(jù)傳輸。 1．a(chǎn)si 接口的應(yīng)用意義 隨著數(shù)字電視技術(shù)的迅速發(fā)展，在電視節(jié)目的制作設(shè)計(jì)方面己經(jīng)有很大一部分實(shí)現(xiàn)了數(shù) 字處理。在節(jié)目的傳輸方面，我們從衛(wèi)星上己可以接收到多套數(shù)字壓縮編碼的節(jié)目。這種傳 輸方式，不但保證了節(jié)目的高清晰質(zhì)量，也大大降低了電視節(jié)目傳輸、發(fā)送、接收的成本。 而大量的收發(fā)設(shè)備，采用的是asi 的接口標(biāo)準(zhǔn)，設(shè)計(jì)實(shí)現(xiàn)基于pc 機(jī)和asi 接口標(biāo)準(zhǔn)的電視 節(jié)目傳輸流的收發(fā)設(shè)備，在節(jié)目的制作、保存和重播等方面有大量的應(yīng)用。 隨著廣播電視數(shù)字化的開(kāi)展，有線電視的數(shù)字化進(jìn)程越來(lái)越快。數(shù)字化技術(shù)提高了廣播 電視節(jié)目的技術(shù)質(zhì)量、節(jié)目質(zhì)量

高速串行數(shù)據(jù)通信接收芯片CY7B933的原理及應(yīng)用

摘要：介紹了cypress半導(dǎo)體公司推出的一種用于點(diǎn)對(duì)點(diǎn)之間的高速串行數(shù)據(jù)通信接收芯片cy7b933的原理及應(yīng)用。詳細(xì)說(shuō)明了其管腳功能、內(nèi)部組成、工作原理及工作方式。給出了一個(gè)由cy7b933構(gòu)成的實(shí)際接收電路及設(shè)計(jì)方法。 關(guān)鍵詞：串行數(shù)據(jù)通信 cy7b933 fifo idt7200 基帶傳輸 差分pecl輸出 1 概述 cy7b933是cypress半導(dǎo)體公司推出的一種用于點(diǎn)對(duì)點(diǎn)之間高速串行數(shù)據(jù)通信的接收芯片。與其配套的發(fā)送芯片為cy7b923。cy7b933接收芯片的內(nèi)部電路主要包括兩對(duì)pecl串行輸入接口、pecl-ttl電平轉(zhuǎn)換器、時(shí)鐘同步器、成幀器、移位器、譯碼寄存器、譯碼器、輸出寄存器和測(cè)試邏輯等幾部分。在與cy7b923配套時(shí)，cy7b933也有三種傳輸速度的器件可供選擇：其中標(biāo)準(zhǔn)系列的器件有cy7b933-jc、cy7b933-ji、cy7b933-sc和cy7b933-mb等四種型號(hào)，它們的傳輸速度為160～330mbps；高速系列的器件有cy7b933-400jc和cy7b933-400ji，其傳輸速率為160～400mbps

基于FPGA的視頻傳輸流發(fā)送系統(tǒng)設(shè)計(jì)

后的視頻輸出送給顯示器,連續(xù)播放數(shù)十小時(shí)，圖像清晰且顯示正常無(wú)誤。 實(shí)驗(yàn)結(jié)果證明，采用本文方法設(shè)計(jì)的asi發(fā)送系統(tǒng)，符合標(biāo)準(zhǔn)asi接口規(guī)范，能有效可靠的實(shí)現(xiàn)spi－asi的編碼功能和高速串行數(shù)據(jù)流的發(fā)送功能。 5 結(jié)語(yǔ) 本文作者創(chuàng)新點(diǎn): 在分析asi發(fā)送系統(tǒng)機(jī)理的基礎(chǔ)之上，提出一種使用fpga完成asi發(fā)送系統(tǒng)的實(shí)現(xiàn)方案，并使用vhdl語(yǔ)言在altara的fpga上實(shí)現(xiàn)了硬件電路，仿真結(jié)果和實(shí)際測(cè)試完全正確。該方案層次分明、結(jié)構(gòu)簡(jiǎn)潔、編碼速度快、輸出抖動(dòng)小，與現(xiàn)有的使用專用芯片cy7b923的方法相比，具有更大的靈活性，為高速asi數(shù)傳的應(yīng)用前端提供了條件。 歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（www.udpf.com.cn） 參考文獻(xiàn):[1]. lvds datasheet http://www.udpf.com.cn/datasheet/lvds_457917.html.[2]. 8b10b datasheet http://www.udpf.com.cn/datasheet/8b10b_1574759.html.[3]. ttl datasheet http://www.dzsc

FPGA在衛(wèi)星數(shù)字電視碼流轉(zhuǎn)發(fā)器設(shè)計(jì)中的應(yīng)用

fifo對(duì)輸入的ts流進(jìn)行數(shù)據(jù)緩沖處理是必需的，但fifo的深度是一個(gè)不容忽視的問(wèn)題，fifo的參考設(shè)計(jì)深度為一幀ts流長(zhǎng)度的2倍，由于一個(gè)ts包的長(zhǎng)度可能是188 b，也可能是204 b，同時(shí)，由于8 b／10 b模塊讀fifo的速度是恒定的27 mhz，大于ts流的數(shù)據(jù)速率，因此fifo是永遠(yuǎn)都不會(huì)上溢的。綜上所述，fifo的深度選用512 b是比較合適的。 4.2 8 b／10 b模塊設(shè)計(jì) 在該部分設(shè)計(jì)的過(guò)程中，參照上述的8 b／10 b理論基礎(chǔ)[4]，我們沒(méi)有選用cypress公司的cy7b923[5]hotlinktm專用芯片，也沒(méi)有選用altera的8 b／10 b的ip core，而是自己開(kāi)發(fā)的8 b／10 b模塊，按照自頂向下的設(shè)計(jì)思路，我們把該部分又分為6個(gè)子模塊，其對(duì)應(yīng)的verilog接口如下： 8 b／10 b頂層模塊：module top——8b10b(clk，rst，din，dout，invalidk)； 3 b／4 b模塊：module e3bto4b(clk，rst，din，kin，dout，dsp4b)； 5 b／6 b模塊：module e5bto6b(c

高速串行數(shù)據(jù)通信發(fā)送芯片CY7B923的原理及應(yīng)用

     摘要：文章介紹了CYPRESS半導(dǎo)體公司推出的一種用于點(diǎn)對(duì)點(diǎn)之間高速串行數(shù)據(jù)通信的發(fā)送芯片

CY7B9234-270JC的技術(shù)參數(shù)

產(chǎn)品型號(hào):CY7B9234-270JC
速度:270
符合標(biāo)準(zhǔn):DVB, SMPTE
電壓 (V):5
封裝/溫度(℃):28PLCC/0~70
描述:SMPTE HOTLink發(fā)送器，8B/10B編碼
價(jià)格/1片(套):暫無(wú)


  來(lái)源:CY7B923-SXC的技術(shù)參數(shù)

產(chǎn)品型號(hào):CY7B923-SXC
速度:160~330Mbps
符合標(biāo)準(zhǔn):DVB, ESCON, Fibre Channel, ATM
電壓 (V):5
封裝/溫度(℃):28SOIC/0~70
描述:HOTLink發(fā)送器，8B/10B編碼，BIST
價(jià)格/1片(套):暫無(wú)


  來(lái)源:CY7B923-JXC的技術(shù)參數(shù)

產(chǎn)品型號(hào):CY7B923-JXC
速度:160~330Mbps
符合標(biāo)準(zhǔn):DVB, ESCON, Fibre Channel, ATM
電壓 (V):5
封裝/溫度(℃):28PLCC/0~70
描述:HOTLink發(fā)送器，8B/10B編碼，BIST
價(jià)格/1片(套):暫無(wú)


  來(lái)源:CY7B923-400JC的技術(shù)參數(shù)

產(chǎn)品型號(hào):CY7B923-400JC
速度:400Mbps
符合標(biāo)準(zhǔn):DVB, ESCON, Fibre Channel, ATM
電壓 (V):5
封裝/溫度(℃):28PLCC/0~70
描述:HOTLink發(fā)送器，8B/10B編碼，BIST
價(jià)格/1片(套):暫無(wú)


  來(lái)源:

• 數(shù)字圖像聲納的數(shù)據(jù)采集與處理系統(tǒng)

  歇內(nèi)，將4個(gè)通道采集的數(shù)據(jù)依次存入sram中；采集完畢后，從緩沖區(qū)中將各個(gè)通道的數(shù)據(jù)按一定的順序讀出傳輸。以上采集、緩存和數(shù)據(jù)傳輸?shù)目刂茣r(shí)序等全部由主控板上的fpga產(chǎn)生。 1．3 光纖數(shù)據(jù)傳輸 圖像聲納對(duì)數(shù)據(jù)傳輸?shù)乃俾室蠛芨?。由于采集系統(tǒng)位于水下，數(shù)據(jù)要傳輸?shù)剿闲杞?jīng)過(guò)較長(zhǎng)距離，因而只能采用串行數(shù)據(jù)傳輸方式。由于光纖數(shù)據(jù)傳輸具有傳輸速率高、抗干擾能力強(qiáng)以及接口比較簡(jiǎn)單、成本較低的優(yōu)點(diǎn)，因而決定采用光纖進(jìn)行數(shù)據(jù)傳輸。 本文的圖像聲納中采用hotlink串行數(shù)據(jù)傳輸asiccy7b923／933［3］進(jìn)行設(shè)計(jì)，實(shí)現(xiàn)了高達(dá)400mbps的可靠數(shù)據(jù)傳輸。7b923／933是專門用于進(jìn)行高速點(diǎn)對(duì)點(diǎn)串行數(shù)據(jù)通信的通信接口芯片，可以方便地構(gòu)成高速串行收發(fā)鏈路。在7b923中，寬度為8 bits的用戶數(shù)據(jù)或命令送入發(fā)射模塊中進(jìn)行8b／10b編碼，然后在移位寄存器中形成串行數(shù)據(jù)流，最后送往pecl電平驅(qū)動(dòng)器中輸出。在接收端（7b933），串行比特流進(jìn)入差分線路接收器，利用其片內(nèi)的鎖相環(huán)時(shí)鐘同步器恢復(fù)出位時(shí)鐘，根據(jù)這個(gè)位時(shí)鐘重建數(shù)據(jù)，進(jìn)行串并轉(zhuǎn)換、譯碼，最終恢復(fù)出發(fā)送端的并行數(shù)據(jù)來(lái)。 水下分