維庫電子市場網(wǎng)-十六年專注打造電子元器件采購網(wǎng)

基于ADSP-TS201S的聲雷達信號采集系統(tǒng)設計
據(jù)輸出控制采取分時輸出的方式。4片ad7864分為兩組：1、2片一組，3、4片一組。采樣信號來自于ts201的定時/計數(shù)器，在cpld里面把這個信號反向之后作為ad7864的convst信號。通過延時3、4片的convst信號可以控制兩組ad7864分時工作，延時電路及仿真波形如圖3所示。通過調(diào)節(jié)兩個比較器的數(shù)值，可產(chǎn)生符合系統(tǒng)需要的波形。圖3 convst延時電路及仿真波形在數(shù)據(jù)傳輸上，1、3片的數(shù)據(jù)占據(jù)低位數(shù)據(jù)線，2、4片的數(shù)據(jù)占據(jù)高位數(shù)據(jù)線，分時輸出防止了總線沖突的出現(xiàn)。由于ad7864-1是補碼輸出，因此dsp把數(shù)據(jù)讀回后還需作數(shù)據(jù)提取和符號擴展處理。數(shù)據(jù)提取主要是把高低位的數(shù)據(jù)分開，符號擴展是根據(jù)采集回來的數(shù)據(jù)的第12位來判斷數(shù)據(jù)的正負作不同的高位擴展，具體程序如下。 4 結(jié)束語經(jīng)過測試，系統(tǒng)總線在54mhz時鐘下正常工作，數(shù)據(jù)傳輸正確，在內(nèi)核時鐘432mhz下，圓滿完成了數(shù)據(jù)處理及顯示的任務（實際耗時1100m/432m約為2.55s，小于一幀時間）。目前本設計已成功應用于某聲雷達信號采集系統(tǒng)。參考文獻:[1]. alu datasheet http://ww
基于AD7864和DSP的4路數(shù)據(jù)采集系統(tǒng)
處理器直接連接；低功耗，每通道功耗90mw；對于每一個模擬輸入通道均有過壓保護電路。ad7864 4通道同時工作時，最大采樣率可以高達130khz。 dsp與ad7864的接口電路 ad7864具有片內(nèi)時鐘、讀寫允許邏輯、多種通道選擇方式以及內(nèi)部精確的2.5v參考電壓，這使得其與高速處理器的接口變得非常簡單。考慮到實際工程中要求的工作電壓、轉(zhuǎn)換精度以及系統(tǒng)硬件設計的便利等因素，在硬件系統(tǒng)中選用ad7864-1。dsp選用ti公司的tms320c5409。 ad7864轉(zhuǎn)換后的數(shù)據(jù)讀取有兩種方法，即轉(zhuǎn)換中讀取數(shù)據(jù)和轉(zhuǎn)換后讀取數(shù)據(jù)。轉(zhuǎn)換中讀取數(shù)據(jù)是在下一個通道轉(zhuǎn)換結(jié)束之前讀取前一個通道的數(shù)據(jù)。轉(zhuǎn)換后讀取數(shù)據(jù)是在全部通道均轉(zhuǎn)換結(jié)束后，才讀取數(shù)據(jù)。在此硬件系統(tǒng)中，采用轉(zhuǎn)換后讀取數(shù)據(jù)的方式。其具體工作過程如下：當轉(zhuǎn)換起始信號有效時(上升沿)，所有采樣保持器進入保持狀態(tài)，開

基于AD7864和DSP的4路數(shù)據(jù)采集系統(tǒng)
硬件的方法選取用于采樣的通道；單電源供電(+5v)；多個轉(zhuǎn)換電壓范圍；具有高速并行接口，可以與處理器直接連接；低功耗，每通道功耗90mw；對于每一個模擬輸入通道均有過壓保護電路。ad7864 4通道同時工作時，最大采樣率可以高達130khz。 dsp與ad7864的接口電路 ad7864具有片內(nèi)時鐘、讀寫允許邏輯、多種通道選擇方式以及內(nèi)部精確的2.5v參考電壓，這使得其與高速處理器的接口變得非常簡單?？紤]到實際工程中要求的工作電壓、轉(zhuǎn)換精度以及系統(tǒng)硬件設計的便利等因素，在硬件系統(tǒng)中選用ad7864-1。dsp選用ti公司的tms320c5409。 ad7864轉(zhuǎn)換后的數(shù)據(jù)讀取有兩種方法，即轉(zhuǎn)換中讀取數(shù)據(jù)和轉(zhuǎn)換后讀取數(shù)據(jù)。轉(zhuǎn)換中讀取數(shù)據(jù)是在下一個通道轉(zhuǎn)換結(jié)束之前讀取前一個通道的數(shù)據(jù)。轉(zhuǎn)換后讀取數(shù)據(jù)是在全部通道均轉(zhuǎn)換結(jié)束后，才讀取數(shù)據(jù)。在此硬件系統(tǒng)中，采用轉(zhuǎn)換后讀取數(shù)據(jù)的方式。其具體工作過程如下：當轉(zhuǎn)換起始信號有效時(上升沿)，所有采樣保持器進入保持狀態(tài)，開始對選擇的通道采樣。busy輸出信號在轉(zhuǎn)換起始信號上升沿時被觸發(fā)為高電平，并在轉(zhuǎn)換過程中一直保持為高，當全部通道轉(zhuǎn)換結(jié)束后，才變