TMS320C52PZA57

強大的16位TMS320c5xCPU；20，25，35和50ns的單周期指令執(zhí)行時間為5V的操作；25，40和50ns的單周期指令執(zhí)行時間為5V的操作；單周期16×16位乘法/加法，224K×16位的最大尋址外部內(nèi)存空間：64K程序;64K數(shù)據(jù);64KI/O；32K通用；2K，4K，8K，16K，32K×16位的單存取片上程序ROM：1K，3K，6K，9K×16位單存取片上程序/數(shù)據(jù)RAM(SARAM)；1K雙重存取片上程序/數(shù)據(jù)RAM(DARAM)；全雙工同步串行端口編碼器/解碼器接口;時間分割復(fù)用(時分復(fù)用)串口；硬件或軟件等待狀態(tài)生成能力；片上定時器控制操作;重復(fù)指令為有效地利用程序空間；緩沖串口;主機接口;多重鎖相回路(PLL)時鐘選項(×1，×2，×3，×4，×5，×9依賴于器件)；模塊移動數(shù)據(jù)/程序操作;片上基礎(chǔ)掃描仿真邏輯；邊界掃描低功耗和電源關(guān)閉模式：47mA(2.35mA/MIP)在5V時，40MHz時鐘(平均)；23mA(1.15mA/MIP)在3V時，40MHz時鐘(平均)；10mA在5V時，40MHz時鐘(IDLE1模式)；3mA在5V時,40MHz時鐘(IDLE2模式)；5mA時,時鐘結(jié)束(IDLE2模式)；高性能的靜態(tài)CMOS技術(shù)；IEEE標(biāo)準(zhǔn)1149.1＋測試接入端口(JTAG)