收端執(zhí)行相反的操作:解復(fù)用器從e3流提取4個(gè)e2數(shù)據(jù)流,然后從e2流提取16個(gè)e1流,最終將e1流發(fā)送到接收端的線路接口芯片。 圖四 這些e1線路接口在發(fā)送和接收時(shí)都獨(dú)立工作,因此2.048mhz的時(shí)鐘速率可以有+/- 20ppm的偏差。同樣,因?yàn)榇蠖鄶?shù)系統(tǒng)同時(shí)發(fā)送和接收數(shù)據(jù),分立的多路復(fù)用器和多路解復(fù)用器將提供2個(gè)獨(dú)立的e3流(發(fā)送和接收)。因此,兩個(gè)34.368mhz的時(shí)鐘可以存在細(xì)微的差異。 由于e2流是在芯片上產(chǎn)生的,這些e2多路復(fù)用器可以共享同一個(gè)8.448mhz時(shí)鐘。然而,由于接收的數(shù)據(jù)速率與我們所設(shè)計(jì)的板無(wú)關(guān)(且不能假定所有e2多路復(fù)用器使用相同時(shí)鐘),所以e2解復(fù)用器時(shí)鐘必須能工作在略為不同的速率下。 此外,假定設(shè)計(jì)中需要一個(gè)由工作頻率為1mhz的處理器控制的獨(dú)立spi(串行外圍接口)總線接口,該接口用于狀態(tài)和控制。這樣一來(lái),設(shè)計(jì)中總共用了32個(gè)2.048mhz時(shí)鐘,5個(gè)8.448mhz時(shí)鐘,2個(gè)34.368mhz時(shí)鐘和一個(gè)1mhz時(shí)鐘,總共多達(dá)40個(gè)時(shí)鐘。 本設(shè)計(jì)中最快時(shí)鐘是34.368mhz e3時(shí)鐘。fpga的
因此adsp-2181還需從第一級(jí)fifo中讀入相應(yīng)數(shù)目字節(jié)的視頻或音頻數(shù)據(jù)。對(duì)于音頻來(lái)說(shuō),不需插入pcr信息,只從音頻fifo中讀入184-4 個(gè)字節(jié)的數(shù)據(jù)。在向輸出緩存器寫(xiě)入ts字頭后,再將公共fifo中的數(shù)據(jù)送入輸出緩存器。對(duì)視頻來(lái)說(shuō),在不考慮pcr信息插入時(shí)其操作同音頻一樣。 由于兩pcr之間的時(shí)間間隔在mpeg-2視頻編碼器傳送流中要求為100 ms,因此,在dsp軟件中設(shè)計(jì)了一個(gè)計(jì)數(shù)器,用于對(duì)所有已生成的ts包進(jìn)行計(jì)數(shù)。由于adsp-2181串口的輸出速率是恒定的(在此是靠外加8.448mhz串口時(shí)鐘實(shí)現(xiàn)的),因而單位時(shí)間內(nèi)的總的ts包的數(shù)目也是一定的。要使pcr之間的時(shí)間間隔保持恒定,只需將計(jì)數(shù)器的預(yù)置數(shù)目設(shè)定為"總的ts包數(shù)目/每秒÷25",復(fù)用器每生成一個(gè)ts包,計(jì)數(shù)器減1,當(dāng)計(jì)數(shù)器計(jì)到零時(shí)將時(shí)間間隔標(biāo)記置位。adsp-2181在每次輪詢打包ts數(shù)據(jù)之前,先檢測(cè)時(shí)間間隔標(biāo)記是否置位,若未置位則按前述方法處理,若置位則在打包的下一個(gè)視頻ts包中插入pcr時(shí)間標(biāo)記,當(dāng)然這里只是在ts包頭中插入相應(yīng)的可調(diào)字段,而沒(méi)有插入真正的pcr時(shí)間標(biāo)記,只是將6字節(jié)的pcr位置預(yù)留出來(lái)。因此,如
則判定系統(tǒng)進(jìn)入失步態(tài),并關(guān)閉分接時(shí)序信號(hào)發(fā)生器,也不再接收數(shù)據(jù);一旦捕獲到幀定位信號(hào),便驅(qū)動(dòng)分接時(shí)序信號(hào)發(fā)生器工作,并開(kāi)始接收數(shù)據(jù)。這里要求模塊在系統(tǒng)失步后能重新進(jìn)入同步,如果傳輸中幀同步碼組連續(xù)丟失了幾幀,而系統(tǒng)又沒(méi)有自恢復(fù)能力,那么整個(gè)系統(tǒng)將無(wú)法再正常工作。 (2)同步時(shí)鐘提取模塊 數(shù)據(jù)流的接收需要與之速率相同的時(shí)鐘,這就需要對(duì)二次群碼流進(jìn)行位同步時(shí)鐘提取,得到與之速率一致的均勻時(shí)鐘給分路器。 (3)分路器模塊 一旦捕獲到幀定位信號(hào),分接器便開(kāi)始工作,把幀定位信號(hào)拋掉,其余在8.448mhz的位同步時(shí)鐘下按位順序循環(huán)進(jìn)行同步分離,分別送入4個(gè)碼速恢復(fù)單元。 (4)分接時(shí)序信號(hào)發(fā)生器模塊 該模塊設(shè)計(jì)思想基本同于復(fù)接時(shí)序信號(hào)發(fā)生器,其基準(zhǔn)時(shí)鐘由位同步時(shí)鐘分頻得到。幀定位捕獲電路驅(qū)動(dòng)它工作,產(chǎn)生幀定位時(shí)隙脈沖sf,插入標(biāo)志時(shí)隙脈沖sz,調(diào)整插入時(shí)隙脈沖sv和2.112mhz的非均勻時(shí)鐘f,送給插入碼扣除控制電路。 (5)插入碼扣除控制電路模塊 該模塊的功能是扣除復(fù)接時(shí)插入碼流的碼字,輸出作為碼速恢復(fù)電路的寫(xiě)入時(shí)鐘clk_wr’,在接收端對(duì)收到的sz時(shí)隙的標(biāo)志碼進(jìn)行擇多判決