-
-
- 手機版
-
- 芯視頻 APP
-
- 微信公眾號
-
- 維庫官方抖音
-
- 微信頭條號
-
- |
- |
- |
- |
74VCX86
2323
-/22+
公司現(xiàn)貨，進(jìn)口原裝熱賣
74VCX86
80000
-/23+
原裝現(xiàn)貨
74VCX86
63422
SOP3.9/2215+
原裝現(xiàn)貨，可提供一站式配套服務(wù)
74VCX86
2323
-/-
公司現(xiàn)貨，進(jìn)口原裝熱賣
74VCX86
80000
-/23+
原裝現(xiàn)貨
74VCX86
2300
-/2024+
原廠原裝現(xiàn)貨庫存支持當(dāng)天發(fā)貨
74VCX86
41101
SOP3.9/-
大量現(xiàn)貨，提供一站式配單服務(wù)
74VCX86
65286
-/21+
全新原裝現(xiàn)貨，長期供應(yīng)，免費送樣
74VCX86
5000
MLP 2.5x3 14L TSSOP 14L/22+
只做原裝
74VCX86BQX
95247
NA/-
一站式配單 QQ報價
74VCX86BQX
98963
SMD/20+
優(yōu)勢庫存，特價出售 一站式配單服務(wù)
74VCX86BQX
5000
14VFQFN Exposed Pad/22+
原裝現(xiàn)貨，實單來談，配套服務(wù)
74VCX86BQX
56500
SMD/2025+
一級代理品牌，價格優(yōu)勢，原廠原裝，量大可以發(fā)貨訂
74VCX86BQX
15988
SMD/25+
助力國營二十余載，一站式BOM配單
74VCX86BQX
6005
N/A/2006
原裝正品熱賣，價格優(yōu)勢
74VCX86BQX
15000
NA/23+
原裝現(xiàn)貨假一賠十有原包裝可來看貨
74VCX86BQX
72000
NEW/NEW
一級代理保證
74VCX86BQX
7300
-/23+
原裝現(xiàn)貨
74VCX86BQX
15600
DQFN/2025+
原裝優(yōu)勢有貨
74VCX86BQX
4500
-/1306+
北京電子市場柜臺現(xiàn)貨，低價銷售，歡迎查詢
74VCX86
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD
74VCX86PDF下載
74VCX86
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD [Fairchild Semiconductor]
74VCX86PDF下載
74VCX86M
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD
74VCX86MPDF下載
74VCX86M
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD [Fairchild Semiconductor]
74VCX86MPDF下載
74VCX86MX
Quad 2-input Exclusive OR (XOR) Gate
ETC
74VCX86MXPDF下載
74VCX86MX
Quad 2-input Exclusive OR (XOR) Gate
74VCX86MXPDF下載
74VCX86BQX
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD
74VCX86BQXPDF下載
74VCX86BQX
XOR (Exclusive OR) IC 4 Channel 14-...
74VCX86BQXPDF下載
74VCX86BQX
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD [Fairchild Semiconductor]
74VCX86BQXPDF下載
74VCX86MTC
Low Voltage Quad 2-Input Exclusive-O...
FAIRCHILD
74VCX86MTCPDF下載
道，對于采集時鐘信號來說，b通道的數(shù)據(jù)要比a通道的數(shù)據(jù)晚一個周期，而對于輸出的dco時鐘來說，b通道的數(shù)據(jù)要比a通道晚半個周期。由于數(shù)據(jù)是交叉式輸出的，其順序不會改變，因此，對于雙通道數(shù)字采樣的同步問題，可以由后端不同通道的fifo緩存來實現(xiàn)數(shù)據(jù)的排序。 本系統(tǒng)中的兩個ad9481分4個通道輸出數(shù)據(jù)，為了配合cpld控制fifo來實現(xiàn)輸出數(shù)據(jù)的同步，輸出的8bit數(shù)據(jù)應(yīng)先經(jīng)過鎖存器 74lvt574，然后進(jìn)入各自通道的fifo來實現(xiàn)存儲，ad9481的輸出時鐘dco可經(jīng)過異或門74vcx86加到各自通道的fifo上，其連接結(jié)構(gòu)如圖3所示。 對于每一路采樣系統(tǒng)，將dco-和cpld輸出的鎖存有效信號相異或，便可得到輸出a通道鎖存74lvt574的輸入時鐘，而將dco+和cpld 輸出的鎖存有效信號相異或，就可以得到輸出b通道鎖存74lvt574的輸入時鐘，將dco-和cpld輸出的fifo有效信號相異或，即可得到輸出a通道fifo的寫入時鐘，dco+和cpld輸出的fifo有效信號相異或，就會得到輸出b通道fifo的寫入時鐘，采用這樣的設(shè)計，只需更改cpld輸出的有
對于采集時鐘信號來說，b通道的數(shù)據(jù)要比a通道的數(shù)據(jù)晚一個周期，而對于輸出的dco時鐘來說，b通道的數(shù)據(jù)要比a通道晚半個周期。由于數(shù)據(jù)是交叉式輸出的，其順序不會改變，因此，對于雙通道數(shù)字采樣的同步問題，可以由后端不同通道的fifo緩存來實現(xiàn)數(shù)據(jù)的排序。 本系統(tǒng)中的兩個ad9481分4個通道輸出數(shù)據(jù)，為了配合cpld控制fifo來實現(xiàn)輸出數(shù)據(jù)的同步，輸出的8bit數(shù)據(jù)應(yīng)先經(jīng)過鎖存器 74lvt574，然后進(jìn)入各自通道的fifo來實現(xiàn)存儲，ad9481的輸出時鐘dco可經(jīng)過異或門74vcx86加到各自通道的fifo上，其連接結(jié)構(gòu)如圖3所示。 對于每一路采樣系統(tǒng)，將dco-和cpld輸出的鎖存有效信號相異或，便可得到輸出a通道鎖存74lvt574的輸入時鐘，而將dco+和 cpld輸出的鎖存有效信號相異或，就可以得到輸出b通道鎖存74lvt574的輸入時鐘，將dco-和cpld輸出的fifo有效信號相異或，即可得到輸出a通道fifo的寫入時鐘，dco+和cpld輸出的fifo有效信號相異或，就會得到輸出b通道fifo的寫入時鐘，采用這樣的設(shè)計，只需更改 cpld輸
聯(lián)系人：
聯(lián)系方式：
