74LVT574AMTCX
80000
TSSOP18/23+
原裝現(xiàn)貨
74LVT574
3050
-/TSOP20
-
74LVT574
57388
TSSOP/21+
低價(jià)出售原裝現(xiàn)貨可看貨假一罰十
74LVT574
1850
SOP20/24+
原廠原裝現(xiàn)貨
74LVT574
89
-/22+
公司現(xiàn)貨,進(jìn)口原裝熱賣
74LVT574
2978
TSSOP/22+
原裝有貨
74LVT574
2540
-/NEW
公司現(xiàn)貨,進(jìn)口原裝熱賣
74LVT574
25000
SOP20/22+
只做原裝,原裝,假一罰十
74LVT574
18500
TSSOP20/25+23+
原裝渠道優(yōu)勢(shì)商全新進(jìn)口深圳現(xiàn)貨原盒原包
74LVT574
25000
SOP20/22+
只做原裝,原裝,假一罰十
74LVT574
2000
SMD/0544+
北京電子市場(chǎng)柜臺(tái)現(xiàn)貨,低價(jià)銷售,歡迎查詢
74LVT574
850
SOP7.220P/0412+
散新特價(jià)
74LVT574
5800
-/2024+
全新原裝現(xiàn)貨
74LVT574
58000
-/23+
進(jìn)口原裝現(xiàn)貨,杜絕假貨。
74LVT574
9000
-/25+
只做原裝 特價(jià)清倉(cāng) 一手貨源 代理渠道 胡經(jīng)理
74LVT574
8000
22+/NA
-
74LVT574
5000
SO 20L WB TSSOP 20L/22+
只做原裝
74LVT574
5000
-/5000
原裝 部分現(xiàn)貨量大期貨
74LVT574 (SO20)
3000
-/21+
誠(chéng)信經(jīng)營(yíng)...品質(zhì)保證..價(jià)格優(yōu)勢(shì)...可提供一站式配套
74LVT574AD
12
-/-
公司現(xiàn)貨只做原裝
,其dco時(shí)鐘是互相反相的,dco-時(shí)鐘對(duì)應(yīng)的數(shù)據(jù)輸出通道是a通道,dco+時(shí)鐘對(duì)應(yīng)的通道是b通道,對(duì)于采集時(shí)鐘信號(hào)來(lái)說(shuō),b通道的數(shù)據(jù)要比a通道的數(shù)據(jù)晚一個(gè)周期,而對(duì)于輸出的dco時(shí)鐘來(lái)說(shuō),b通道的數(shù)據(jù)要比a通道晚半個(gè)周期。由于數(shù)據(jù)是交叉式輸出的,其順序不會(huì)改變,因此,對(duì)于雙通道數(shù)字采樣的同步問(wèn)題,可以由后端不同通道的fifo緩存來(lái)實(shí)現(xiàn)數(shù)據(jù)的排序。 本系統(tǒng)中的兩個(gè)ad9481分4個(gè)通道輸出數(shù)據(jù),為了配合cpld控制fifo來(lái)實(shí)現(xiàn)輸出數(shù)據(jù)的同步,輸出的8bit數(shù)據(jù)應(yīng)先經(jīng)過(guò)鎖存器 74lvt574,然后進(jìn)入各自通道的fifo來(lái)實(shí)現(xiàn)存儲(chǔ),ad9481的輸出時(shí)鐘dco可經(jīng)過(guò)異或門74vcx86加到各自通道的fifo上,其連接結(jié)構(gòu)如圖3所示。 對(duì)于每一路采樣系統(tǒng),將dco-和cpld輸出的鎖存有效信號(hào)相異或,便可得到輸出a通道鎖存74lvt574的輸入時(shí)鐘,而將dco+和cpld 輸出的鎖存有效信號(hào)相異或,就可以得到輸出b通道鎖存74lvt574的輸入時(shí)鐘,將dco-和cpld輸出的fifo有效信號(hào)相異或,即可得到輸出a通道fifo的寫入時(shí)鐘,dco+和cpld輸出的fifo
co時(shí)鐘是互相反相的,dco-時(shí)鐘對(duì)應(yīng)的數(shù)據(jù)輸出通道是a通道,dco+時(shí)鐘對(duì)應(yīng)的通道是b 通道,對(duì)于采集時(shí)鐘信號(hào)來(lái)說(shuō),b通道的數(shù)據(jù)要比a通道的數(shù)據(jù)晚一個(gè)周期,而對(duì)于輸出的dco時(shí)鐘來(lái)說(shuō),b通道的數(shù)據(jù)要比a通道晚半個(gè)周期。由于數(shù)據(jù)是交叉式輸出的,其順序不會(huì)改變,因此,對(duì)于雙通道數(shù)字采樣的同步問(wèn)題,可以由后端不同通道的fifo緩存來(lái)實(shí)現(xiàn)數(shù)據(jù)的排序。 本系統(tǒng)中的兩個(gè)ad9481分4個(gè)通道輸出數(shù)據(jù),為了配合cpld控制fifo來(lái)實(shí)現(xiàn)輸出數(shù)據(jù)的同步,輸出的8bit數(shù)據(jù)應(yīng)先經(jīng)過(guò)鎖存器 74lvt574,然后進(jìn)入各自通道的fifo來(lái)實(shí)現(xiàn)存儲(chǔ),ad9481的輸出時(shí)鐘dco可經(jīng)過(guò)異或門74vcx86加到各自通道的fifo上,其連接結(jié)構(gòu)如圖3所示。 對(duì)于每一路采樣系統(tǒng),將dco-和cpld輸出的鎖存有效信號(hào)相異或,便可得到輸出a通道鎖存74lvt574的輸入時(shí)鐘,而將dco+和 cpld輸出的鎖存有效信號(hào)相異或,就可以得到輸出b通道鎖存74lvt574的輸入時(shí)鐘,將dco-和cpld輸出的fifo有效信號(hào)相異或,即可得到輸出a通道fifo的寫入時(shí)鐘,dco+和cpld輸出的fi