33.33MHZ/3.3V
400
-/2015+
公司現(xiàn)貨庫存,原裝
33.33MHZ/3.3V
400
-/2015+
公司現(xiàn)貨庫存,原裝
33.33MHZ
7779
SMD/2023+
原裝
33.33MHZ
55800
SMD/22+
原裝現(xiàn)貨，一站配齊，可開專票
33.33MHZ
48000
SMD/24+
原裝現(xiàn)貨，可開專票，提供賬期服務
33.33MHZ
608900
SOJ4/-
一手渠道 假一罰十 原包裝常備現(xiàn)貨林R Q2280193667
33.33MHZ
23000
-/2024+
原廠原裝現(xiàn)貨庫存支持當天發(fā)貨
33.33MHZ
45000
SMD/1808+
原裝正品,亞太區(qū)電子元器件分銷商
33.33MHZ
1001
SOJ4/24+
原廠原裝現(xiàn)貨
33.33MHZ
9200
SMD/23+
只做原裝更多數(shù)量在途訂單
33.33MHZ
65286
-/21+
全新原裝現(xiàn)貨，長期供應，免費送樣
33.33MHZ
119943
SMD/58736+
原裝現(xiàn)貨，可提供一站式配套服務
33.33MHZ
65800
OSC32254P/2024+
原裝真實庫存嗎， 數(shù)量以當天為準，部分可以滾動式
33.33MHZ
41101
SMD/-
大量現(xiàn)貨，提供一站式配單服務
33.33MHZ
92700
SMD/23+
原裝現(xiàn)貨，支持BOM配單服務
33.33MHZ/3.3V
400
-/2015+
公司現(xiàn)貨庫存,原裝正品
dram內(nèi)存及擴展電路、程序存儲及啟動調(diào)試flash電路、1片連接在iic總線上提供啟動配置選擇的eeprom、用于ice調(diào)試的jtag口以及以太網(wǎng)口、串口等通信接口，與打印機引擎的數(shù)據(jù)通信協(xié)議由1塊fpga實現(xiàn)。當系統(tǒng)工作時，控制器從以太網(wǎng)口接收打印數(shù)據(jù)，經(jīng)過運算處理后，通過外部設備總線控制器訪問fpga，把打印控制信號和數(shù)據(jù)輸出給引擎，實現(xiàn)網(wǎng)絡打印功能。740)this.width=740" border=undefined>圖1 網(wǎng)絡打印機控制器系統(tǒng)結(jié)構(gòu)框圖cpu時鐘電路 用一33.33mhz的外部晶振連接到cpu的sysclk管腳作為外部輸入的低頻時鐘源, 然后通過初始化配置片內(nèi)pll將外部輸入的低頻時鐘源倍頻，為系統(tǒng)產(chǎn)生一個高頻系統(tǒng)時鐘。sdram內(nèi)存電路 由于405ep的sdram接口是32位數(shù)據(jù)總線，因此選用2片hy57v281620hct芯片作為板上內(nèi)存模塊。該芯片片內(nèi)結(jié)構(gòu)組織模式為8m×16位，這2塊內(nèi)存芯片共用一個banksel0片選空間，構(gòu)成數(shù)據(jù)總線寬為32位的數(shù)據(jù)存儲區(qū)，內(nèi)存容量32mb。另外可增加一條168針的dimm擴展槽，使內(nèi)存空間擴大到512mb。
c405ep為核心，該系統(tǒng)包含powerpc405ep處理器芯片及其上電復位電路、電源電路、系統(tǒng)時鐘電路、sdram內(nèi)存及擴展電路、程序存儲及啟動調(diào)試flash電路、1片連接在iic總線上提供啟動配置選擇的eeprom、用于ice調(diào)試的jtag口以及以太網(wǎng)口、串口等通信接口，與打印機引擎的數(shù)據(jù)通信協(xié)議由1塊fpga實現(xiàn)。當系統(tǒng)工作時，控制器從以太網(wǎng)口接收打印數(shù)據(jù)，經(jīng)過運算處理后，通過外部設備總線控制器訪問fpga，把打印控制信號和數(shù)據(jù)輸出給引擎，實現(xiàn)網(wǎng)絡打印功能。 cpu時鐘電路 用一33.33mhz的外部晶振連接到cpu的sysclk管腳作為外部輸入的低頻時鐘源, 然后通過初始化配置片內(nèi)pll將外部輸入的低頻時鐘源倍頻，為系統(tǒng)產(chǎn)生一個高頻系統(tǒng)時鐘。sdram內(nèi)存電路 由于405ep的sdram接口是32位數(shù)據(jù)總線，因此選用2片hy57v281620hct芯片作為板上內(nèi)存模塊。該芯片片內(nèi)結(jié)構(gòu)組織模式為8m×16位，這2塊內(nèi)存芯片共用一個banksel0片選空間，構(gòu)成數(shù)據(jù)總線寬為32位的數(shù)據(jù)存儲區(qū)，內(nèi)存容量32mb。另外可增加一條168針的dimm擴展槽，使內(nèi)存空間擴大到512mb。 內(nèi)存
之間的相位和頻率差異，并指示壓控振蕩器（vco）對這種差異進行補償以維持一個穩(wěn)定狀態(tài)。[見下面的公式]fout = p/q fin通過選擇分壓器p和q的合適數(shù)值，一個pll能夠根據(jù)其輸入產(chǎn)生眾多的輸出頻率。而且，通過挑選位于分壓器之后的元件的不同數(shù)值（r1、r2 …），設計師可以生成一組相關(guān)的輸出頻率。例如，如果fin為10mhz，p為20，q為3，則振蕩器的輸出頻率為66.67mhz。當r1 = 1、r2 = 2且r3 = 3時，通過配置可使定時發(fā)生器由一個10mhz輸入產(chǎn)生66.67mhz、33.33mhz和22.2mhz的定時信號?？删幊潭〞r發(fā)生器如果把p、q和r的數(shù)值存儲在非易失性存儲器（比如eprom）中，則可對一個定時發(fā)生器進行現(xiàn)場編程，以便根據(jù)任何可獲得的輸入對期望的輸出頻率進行合成。這是可編程定時發(fā)生器的一個關(guān)鍵優(yōu)勢。 然而，除了采用非易失性寄存器的pll之外，還有三個用于使可編程定時發(fā)生器成為一個革命性和實用性的重要基礎：·程序設計軟件·程序設計支持基礎結(jié)構(gòu)·成本效益型非易失性工藝程序設計軟件先前援引的實例--由10mhz輸入生成一個66mhz信號是一種簡化的情形。期望輸出頻率與潛在
到將來的功能擴展,則需要容量更大的芯片,但現(xiàn)有設計可重復利用,無需作較大的修改[7]。 表1 xc2s300e器件的資源利用情況xc2s300e資源使用情況/%gclkslicxlclutflip-flopramdlllob53 0746 9166 1486 14864kb41882(40)3 070(99)6 838(82)5 078(81)3 328(54)64kbits(100)2(50)80(41)注:表內(nèi)括弧中的數(shù)字為%數(shù) 本設計中異步電機速度控制器ic系統(tǒng)的時鐘頻率可以運行在33.33mhz下,并且可以通過上位機訪問內(nèi)部寄存器來設置控制系統(tǒng)中的各種有關(guān)參數(shù)。這種ic芯片既可以與tms320l2812 dsp及其他電路共同構(gòu)成一個完整的系統(tǒng)來實現(xiàn)位置隨動控制,也可以單獨構(gòu)成速度隨動控制系統(tǒng)。 在測試速度控制器性能的實驗中,驅(qū)動對象是一臺最高轉(zhuǎn)速為4 900r/min、編碼器線數(shù)為4 900的1.5kw的異步電動機,且開關(guān)頻率與采樣頻率均設為12khz。圖8和圖9所示的是在不同轉(zhuǎn)速指令下所測得的電動機轉(zhuǎn)子速度跟蹤曲線和α軸電流響應曲線。圖8中的轉(zhuǎn)速指令為從0～1168r/min的階
。在源代碼通過功能仿真與時序仿真測試后,再經(jīng)過 synplify軟件綜合生成edf網(wǎng)表文件,最后在xilinx的fpga(spartanⅱe一xc2s300e)器件中實現(xiàn),其中器件的布局和布線在xilinx集成開發(fā)環(huán)境ise5.li中完成。系統(tǒng)資源利用情況如表1所示,整個設計消耗的等效門數(shù)約為350 000,基本接近飽和。若考慮到將來的功能擴展,則需要容量更大的芯片,但現(xiàn)有設計可重復利用,無需作較大的修改[7]。 本設計中異步電機速度控制器ic系統(tǒng)的時鐘頻率可以運行在33.33mhz下,并且可以通過上位機訪問內(nèi)部寄存器來設置控制系統(tǒng)中的各種有關(guān)參數(shù)。這種ic芯片既可以與tms320l2812 dsp及其他電路共同構(gòu)成一個完整的系統(tǒng)來實現(xiàn)位置隨動控制,也可以單獨構(gòu)成速度隨動控制系統(tǒng)。 在測試速度控制器性能的實驗中,驅(qū)動對象是一臺最高轉(zhuǎn)速為4 900r/min、編碼器線數(shù)為4 900的1.5kw的異步電動機,且開關(guān)頻率與采樣頻率均設為12khz。圖8和圖9所示的是在不同轉(zhuǎn)速指令下所測得的電動機轉(zhuǎn)子速度跟蹤曲線和α軸電流響應曲線。圖8中的轉(zhuǎn)速指令為從0～1168r/min的階
如何搭建33.33mhz晶振的測試電路
ive方式pci ide接口； busmaster ide接口支持； 標準pci host方式，windows自帶驅(qū)動； 支持pio 0，1，2，3和多字dma 0、1、2方式； 支持udma33/66設計；（如果需要，請聯(lián)系技術(shù)支持） 建議使用80針排線，減小干擾； 外部22歐姆終結(jié)電阻，減小反射波干擾，匹配阻抗； 內(nèi)部fifo輸入輸出各512字節(jié)，可以根據(jù)客戶需求增加； 2200個宏單元設計，5.5萬門系統(tǒng)設計，33.33mhz工作頻率；【訂購信息】s1500h1： 1600元s1500硬件驗證平臺電路板一張，s1500硬件驗證平臺原理圖設計及pcb庫設計，無ip核提供，byteblaster2下載電纜一根，quartus2 5.1安裝光盤，驅(qū)動開發(fā)工具driverworks和ntddk安裝光盤；s1500d1： 3600元s1500h1+16c950串口源代碼設計+lpc接口源代碼設計+通用pci主設備源代碼設計及以上源代碼設計說明及操作手冊；s1500d2： 5000元s1500d1+pci to pci橋源代
33.8688M 33.8688MHZ 3300UF 3300UF/400V 330A 330J 330K 330NF 330P 330PF
相關(guān)搜索：
聯(lián)系人：
聯(lián)系方式：
