-
-
- 手機(jī)版
-
- 芯視頻 APP
-
- 微信公眾號(hào)
-
- 維庫官方抖音
-
- 微信頭條號(hào)
-
- |
-
- |
- |
- |
25.175MHZ
9200
SMD/23+
只做原裝更多數(shù)量在途訂單
25.175MHZ
45000
SMD/1808+
原裝正品,亞太區(qū)電子元器件分銷商
25.175MHZ
5635
N/A/N/A
原裝正品熱賣，價(jià)格優(yōu)勢(shì)
25.175MHZ
323
-/N_A
公司現(xiàn)貨，進(jìn)口原裝熱賣
25.175MHZ
88580
-/24+
原裝 低價(jià)優(yōu)勢(shì) 配單十年
25.175MHZ
323
-/22+
公司現(xiàn)貨，進(jìn)口原裝熱賣
25.175MHZ
36000
-/17+
原裝進(jìn)口現(xiàn)貨，假一罰十。
25.175MHZ
41101
DIP4P/-
大量現(xiàn)貨，提供一站式配單服務(wù)
25.175MHZ
3000
-/2019+
原裝 部分現(xiàn)貨量大期貨
25.175MHZ
8913
DIP4/23+
柒號(hào)芯城，離原廠的距離只有0.07公分
25.175MHZ
65286
-/21+
全新原裝現(xiàn)貨，長期供應(yīng)，免費(fèi)送樣
25.175MHZ
63422
DIP4P/2215+
原裝現(xiàn)貨，可提供一站式配套服務(wù)
25.175MHZ
92700
SMD/23+
原裝現(xiàn)貨，支持BOM配單服務(wù)
25.175MHZ DOC-70 KDS-2H
608900
DIP4/-
一手渠道 假一罰十 原包裝常備現(xiàn)貨林R Q2280193667
25.175MHZ DOC-70 KDS-2H
168000
DIP4/23+
全新原裝現(xiàn)貨/實(shí)單價(jià)格支持/優(yōu)勢(shì)渠道
25.175MHZ DOC-70 KDS-2H
55800
DIP4/22+
原裝現(xiàn)貨，一站配齊，可開專票
25.175MHZ DOC-70 KDS-2H
138000
DIP4/23+
全新原裝現(xiàn)貨/實(shí)單價(jià)格支持/優(yōu)勢(shì)渠道
25.175MHZ SCO-060
11120
HALF/18+
只做原裝,現(xiàn)貨價(jià)優(yōu)
25.175MHZ SCO-060
110
HALF/2024+
原廠原裝現(xiàn)貨庫存支持當(dāng)天發(fā)貨
的方法和基于通用微處理器的方法。本文研究了一種基于fpga (ep1k30qc208-3)的液晶顯示驅(qū)動(dòng)方法，與專用集成電路比， fpga 更靈活；與通用微處理器相比， fpga 的速度更快。利用硬件描述語言，編制了液晶顯示驅(qū)動(dòng)的ip核，開發(fā)了32×32 可變寬度像素點(diǎn)的液晶顯示驅(qū)動(dòng)電路，指出，基于fpga的驅(qū)動(dòng)方法能夠滿足液晶顯示驅(qū)動(dòng)時(shí)序上的要求，且具有控制靈活的特點(diǎn)，在外擴(kuò)片外sram 或sdram 后，容易移植在更多可變寬度像素點(diǎn)的液晶顯示器的驅(qū)動(dòng)上。因fpga 液晶顯示驅(qū)動(dòng)器的像素時(shí)鐘為25.175mhz ，普通的單片機(jī)難以滿足要求，故選用altera 公司的acex 系列fpga 作為驅(qū)動(dòng)電路的核心部件。fpga即現(xiàn)場(chǎng)可編程門陣列器件，是一種超大規(guī)模集成電路，具有在電路可重配置能力(in circuit reconfigurable ， icr) 。設(shè)計(jì)者設(shè)計(jì)的邏輯在編譯、適配后變成網(wǎng)絡(luò)表，下載到fpga 芯片上之后， fpga 即可執(zhí)行設(shè)計(jì)邏輯的功能。因此，fpga 非常適合于進(jìn)行快速原型設(shè)計(jì)，設(shè)計(jì)者可完全控制產(chǎn)品開發(fā)過程中由邏輯設(shè)計(jì)到最終產(chǎn)品的全過程。 設(shè)計(jì)與實(shí)現(xiàn)
件cpld/fpga實(shí)現(xiàn)vga彩色顯示控制器在工業(yè)現(xiàn)場(chǎng)中有許多實(shí)際應(yīng)用。以硬件描述語言vhdl對(duì)可編程器件進(jìn)行功能模塊設(shè)計(jì)、仿真綜合，可實(shí)現(xiàn)vga顯示控制器顯示各種圖形、圖像、文字，并實(shí)現(xiàn)了動(dòng)畫效果。 vga 接口及設(shè)計(jì)參數(shù) vga接口是與顯示器進(jìn)行通信的唯一接口。通過cpld/fpga器件對(duì)rgb信號(hào)、行同步信號(hào)、場(chǎng)同步信號(hào)等信號(hào)的控制，并參照有關(guān)標(biāo)準(zhǔn)，可以實(shí)現(xiàn)對(duì)vga顯示器的控制。由此可見，了解接口標(biāo)準(zhǔn)，控制時(shí)序和設(shè)定恰當(dāng)?shù)膮?shù)是系統(tǒng)設(shè)計(jì)的關(guān)鍵。 參照vga主要參數(shù)的工業(yè)標(biāo)準(zhǔn)，像素輸出頻率為25.175mhz；行頻(線頻率)為31.469khz；場(chǎng)頻(刷新率)為59.94hz。參數(shù)設(shè)計(jì)原理以及行同步信號(hào)(ts)與顯示信號(hào)(tdis)的關(guān)系如圖1所示。 vga 圖像控制器的設(shè)計(jì)方案 vga圖像控制器是一個(gè)較大的數(shù)字系統(tǒng)。采用模塊化設(shè)計(jì)原則，借鑒自頂而下的程序設(shè)計(jì)思想，進(jìn)行功能分離并按層次設(shè)計(jì)。將vhdl硬件描述語言設(shè)計(jì)與原理圖設(shè)計(jì)相結(jié)合，逐一對(duì)每個(gè)功能模塊進(jìn)行仿真，使頂層vga圖像控制器的模塊實(shí)體仿真綜合得以順利通過。vga控制器主要由以下模塊組成：消隱模塊，顯示模塊，分頻模塊，網(wǎng)格生成模塊，漢字顯示
uilder定制32位niosⅱ cpu以及參數(shù)化的avalon接口總線，然后再通過適當(dāng)增添平臺(tái)中所需的元件核，以適應(yīng)niosⅱ系統(tǒng)功能的需求，生成如圖3所示的基本定制。 數(shù)據(jù)顯示模塊的設(shè)計(jì) 在nios ii系統(tǒng)中，vga是一個(gè)外設(shè)ip核設(shè)計(jì)中最重要的部分是vga時(shí)序的產(chǎn)生，它是正常輸出顯示的關(guān)鍵，包含在vga控制器中vga控制器是用sopc builder中的interface to user logic生成的，首先用硬件描述語言定義一個(gè)時(shí)序輸出和rgb信號(hào)輸出模塊，點(diǎn)時(shí)鐘25.175mhz由開發(fā)板提供的時(shí)鐘經(jīng)鎖相環(huán)分頻產(chǎn)生鎖相環(huán)是通過megwizard工具加入系統(tǒng)的該模塊實(shí)現(xiàn)了vga輸出所需的點(diǎn)時(shí)鐘、復(fù)合同步控制信號(hào)、復(fù)合消隱控制信號(hào)、行同步和場(chǎng)同步信號(hào)；同時(shí)也完成了從寄存器內(nèi)讀取輸出顯示命令及顏色值其中點(diǎn)時(shí)鐘、復(fù)合同步控制信號(hào)、復(fù)合消隱控制信號(hào)和rgb數(shù)字信號(hào)輸入給adv7123，行同步、場(chǎng)同步和由adv7123轉(zhuǎn)換輸出的rgb模擬信號(hào)輸入給vga顯示器另外，還要用硬件描述語言實(shí)現(xiàn)對(duì)寄存器的讀寫，以使vga控制器端口符合avalon接口規(guī)范。 用hdl語言編寫了v
輛當(dāng)前位置及運(yùn)行軌跡等信息。 excalibur.h 頭文件定義了七段數(shù)碼管、按鍵數(shù)據(jù)結(jié)構(gòu)指針na_seven_seg_pio 和na_button_pio通過對(duì)指針?biāo)竝io數(shù)據(jù)結(jié)構(gòu)內(nèi)的np_piodata數(shù)據(jù)寄存器操作，來讓數(shù)碼管顯示特定的字符或判斷是否有按鍵按下，以及是哪個(gè)按鍵。 本文采用型號(hào)optrex 16027的lcd屏，頭文件pio_lcd16027.h定義了九個(gè)控制子程序，通過這些程序完成對(duì)lcd的控制。標(biāo)準(zhǔn)vga畫面大小是640*480，每秒60幀左右。像素時(shí)鐘高達(dá)25.175mhz。如果每個(gè)點(diǎn)都由nios軟件掃描實(shí)現(xiàn)，那么在40ns的間隔內(nèi)，最多能讓共作在50mhz的cpu執(zhí)行兩條指令。所以，我們采用dma控制器在流模式vga控制器和sram之間建立一條dma傳送通道，讓硬件完成像素信息的自動(dòng)讀取，緩解了cpu的工作壓力。vga時(shí)序發(fā)生器的設(shè)計(jì)源程序由vhdl語言實(shí)現(xiàn)，下面是部分示意代碼： 2.系統(tǒng)工作原理 系統(tǒng)上電后，串行配置器件epcs4配置fpga；然后niios啟動(dòng)，運(yùn)行片內(nèi)rom中的bootloader。bootloader根據(jù)選擇端的控制選
0]、n[1...0]的值配置內(nèi)部計(jì)數(shù)器,產(chǎn)生所需要的時(shí)鐘.其輸出時(shí)鐘的計(jì)算式為:fout=(fxtal/16)m/n式中:m的推薦取值范圍是200～400;n取00代表1,取01代表2,取10代表4,取11代表8;fxtal在本系統(tǒng)中選用16mhz的晶體.mc10elt21是一個(gè)差分pecl電平到ttl電平的轉(zhuǎn)換器,其特點(diǎn)是具有3.5ns的典型傳輸延遲,差分pecl輸入,soic封裝,24mattl輸出,+5v供電. 需要說明的是,mc12429與mc10elt21組成的頻率合成系統(tǒng)無法產(chǎn)生25.175mhz(vga60hz)的時(shí)鐘頻率,因而還需要外加一個(gè)25.175mhz的晶體振蕩器為vga60顯示格式提供時(shí)鐘.此外,ths8134的最大輸入頻率是80mhz,所以對(duì)像素時(shí)鐘大于80mhz的顯示格式(xga85hz、sxga60hz和uxga602hz),采取fpga片外分頻的方法,即讓時(shí)鐘合成模塊輸出像素時(shí)鐘的2分頻,從而使ths8134的輸入時(shí)鐘都小于80mhz.這樣做的代價(jià)是,系統(tǒng)水平方向以2個(gè)像素為單位進(jìn)行處理.該模塊如圖2所示.表1給出了本儀器可以測(cè)試的格式及相關(guān)參數(shù).圖2 頻率產(chǎn)生
聯(lián)系人：
聯(lián)系方式：
