相關信息

• 基于AC48304的嵌入式多路語音記錄器

  ...9等，支持T.38傳真中繼和其他語音信號處理功能。在系統(tǒng)中，ARM通過CPU局部總線實現(xiàn)對AC48304的控制及數(shù)據(jù)交換。AC48304與LE58QL021之間通過E1 PCM Highway接口實現(xiàn)多通道數(shù)字語音接口。E1接口由2.048Mhz時鐘驅動，有0~31共32個8位時隙。 AC48304是一種專用的語音處理DSP芯片，需要運行相應的DSP程序。正常運行前， AC48304有兩個程序需要下載：kernel（內(nèi)核）程序和application（應用）程...

• 基于MPC5200的音視頻采集系統(tǒng)

  ...通過I2C接口連接256B的E2PROM（PCF8582C），在E2PROM中保存串口波特率、IP地址、MAC地址等信息。 740)this.width=740" border=undefined> 圖2 軟件總體框圖 本系統(tǒng)中音頻采集時鐘是2.048MHz、視頻采集時鐘是24.576MHz、FPGA和IME6400的時鐘是27MHz、MPC5200的時鐘是33MHz ，內(nèi)核頻率264MHz ,RTC的時鐘是32.768KHz、以太網(wǎng)LXT971的時鐘是25MHz。 基于MPC5200的音視頻采集系統(tǒng)...

• ST-BUS總線接口模塊的Verilog HDL設計

  ...類型1的同步脈沖需要維持一個完整的時隙周期(即8個位時鐘周期)，在此期間部件也要接收或發(fā)送信息數(shù)據(jù)，這種同步方式較少應用。ST-BUS定義了4種標準時鐘頻率，即16.384MHz、8.192MHz、4.096MHz和2.048MHz，其中每一種時鐘頻率均可作為部件的內(nèi)部時鐘，不過任意時刻只能選擇其一，自適應系統(tǒng)在設計時采用了自動選擇模式。除頻率2.048MHz外，其它時鐘頻率總是數(shù)據(jù)速率的兩倍，即支持最大數(shù)據(jù)...

• 數(shù)字復接系統(tǒng)的設計與實現(xiàn)

  ...控制電路所需的插入標志時隙脈沖SZ、調(diào)整插入時隙脈沖SV、頻率為2.112MHz的非均勻時鐘f（從輸入的均勻時鐘扣除了時隙SZ和SF）和幀定位信號發(fā)生器所需的時隙脈沖SF。 （2）緩存器模塊 基群信號以2.048MHz的均勻時鐘clk_wr寫入緩存器，同時以2.112MHz的非均勻時鐘clk_rd讀出，clk_rd由插入碼控制電路產(chǎn)生。該模塊還需輸出每次寫入和讀出一幀數(shù)據(jù)時第一個clk_wr脈沖P1和clk_rd脈沖P2，送給碼...

• 大型設計中FPGA的多時鐘設計策略

  ...，因為這可能產(chǎn)生一些很嚴重的問題。 圖三 多時鐘設計 本文以電信應用中的E3多路復用/解復用設計為例。如圖4所示，多路復用器接收來自一組獨立線路接口芯片的16個獨立E1信道，每一個信道都工作于2.048MHz；經(jīng)復用后，這些E1流組合成4個E2流，分別工作在8.0448MHz；4個E2流最后組合成一個E3流，以34.368Mbps的速率串行發(fā)送出去。在接收端執(zhí)行相反的操作：解復用器從E3流提取4個E2數(shù)據(jù)流，然...