|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
求助：時鐘相位 和 極性 ，他們是什么東西啊？ |
| 作者：星星電燈 欄目：單片機 |
請教： 下面這段話，您可以看懂嗎？ 20.5 串行時鐘時序 使用SPI0配置寄存器（SPI0CFG）中的時鐘控制選擇位可以在串行時鐘相位和極性的4種組合中選擇其一。CKPHA位 （SPI0CFG.5）選擇兩種時鐘相位（鎖存數(shù)據(jù)所用的邊沿）中的一種。CKPOL位（SPI0CFG.4）在高電平有效和低電平有效的時 鐘之間選擇。主器件和從器件必須被配置為使用相同的時鐘相位和極性。注意：在改變時鐘相位和極性期間應(yīng)禁止SPI0（通過 清除SPIEN位，SPI0CN.0）。主方式下時鐘和數(shù)據(jù)線的時序關(guān)系示于圖20.5；從方式下時鐘和數(shù)據(jù)線的時序關(guān)系示于圖20.6和 圖20.7。 SFR定義20.3所示的SPI0時鐘速率寄存器（SPI0CKR）控制主方式的串行時鐘頻率。當工作于從方式時該寄存器被忽略。當SPI 被配置為主器件時，最大數(shù)據(jù)傳輸率（位/秒）是系統(tǒng)時鐘頻率的二分之一或12.5MHz（取較低的頻率）。當SPI被配置為從器 件時，全雙工操作的最大數(shù)據(jù)傳輸率（位/秒）是系統(tǒng)時鐘頻率的十分之一，前提是主器件與從器件系統(tǒng)時鐘同步發(fā)出SCK、 NSS（在4線從方式）和串行輸入數(shù)據(jù)。如果主器件發(fā)出的SCK、NSS及串行輸入數(shù)據(jù)不同步，則最大數(shù)據(jù)傳輸率（位/秒）必須 小于系統(tǒng)時鐘頻率的十分之一。在主器件只發(fā)送數(shù)據(jù)到從器件而不需要接收從器件發(fā)出的數(shù)據(jù)（即半雙工操作）這一特殊情況 下，SPI從器件接收數(shù)據(jù)時的最大數(shù)據(jù)傳輸率（位/秒）是系統(tǒng)時鐘頻率的四分之一，這是在假設(shè)由主器件發(fā)出SCK、NSS和串行 輸入數(shù)據(jù)與從器件系統(tǒng)時鐘同步的情況下。 時鐘相位 和 極性 他們是什么東西��？ 謝謝！
|
| 2樓： | >>參與討論 |
| 作者： maychang 于 2007/4/20 19:42:00 發(fā)布：
我不知道為什么樓主不懂 時序圖擺在那里，怎么看不懂？ |
|
| 3樓： | >>參與討論 |
| 作者： zgl7903 于 2007/4/20 20:16:00 發(fā)布：
這種配置方式很靈活阿 按所連接的SPI接口的時序要求，設(shè)置一下就好了阿。 |
|
| 4樓： | >>參與討論 |
| 作者： dreambird 于 2007/4/20 20:28:00 發(fā)布：
答案就在那段話里 "選擇兩種時鐘相位（鎖存數(shù)據(jù)所用的邊沿）" "在高電平有效和低電平有效" |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員，參與電子工程師社區(qū)討論，點此進入 |
Copyright © 1998-2006 www.udpf.com.cn 浙ICP證030469號 |