|
|||||||||||
| 技術(shù)交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術(shù) | 電源技術(shù) | 測控之家 | EMC技術(shù) | ARM技術(shù) | EDA技術(shù) | PCB技術(shù) | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術(shù) | 新手園地 | 單 片 機 | DSP技術(shù) | MCU技術(shù) | IC 設(shè)計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe |
PROTEL技術(shù)大全---初學(xué)者必看! |
| 作者:冷冷的雨 欄目:電路欣賞 |
1.原理圖常見錯誤: 在PCB設(shè)計中,布線是完成產(chǎn)品設(shè)計的重要步驟,可以說前面的準(zhǔn)備工作都是為它而做的, 在整個PCB中,以布線的設(shè)計過程限定最高,技巧最細(xì)、工作量最大。PCB布線有單面布線、 雙面布線及多層布線。布線的方式也有兩種:自動布線及交互式布線,在自動布線之前, 可以用交互式預(yù)先對要求比較嚴(yán)格的線進行布線,輸入端與輸出端的邊線應(yīng)避免相鄰平行, 以免產(chǎn)生反射干擾。必要時應(yīng)加地線隔離,兩相鄰層的布線要互相垂直,平行容易產(chǎn)生寄生耦合。 自動布線的布通率,依賴于良好的布局,布線規(guī)則可以預(yù)先設(shè)定, 包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進的數(shù)目等。一般先進行探索式布經(jīng)線,快速地把短線連通, 然后進行迷宮式布線,先把要布的連線進行全局的布線路徑優(yōu)化,它可以根據(jù)需要斷開已布的線。 并試著重新再布線,以改進總體效果。 對目前高密度的PCB設(shè)計已感覺到貫通孔不太適應(yīng)了, 它浪費了許多寶貴的布線通道,為解決這一矛盾,出現(xiàn)了盲孔和埋孔技術(shù),它不僅完成了導(dǎo)通孔的作用, 還省出許多布線通道使布線過程完成得更加方便,更加流暢,更為完善,PCB 板的設(shè)計過程是一個復(fù)雜而又簡單的過程,要想很好地掌握它,還需廣大電子工程設(shè)計人員去自已體會, 才能得到其中的真諦。 |
| 2樓: | >>參與討論 |
| 作者: 冷冷的雨 于 2007/3/20 21:18:00 發(fā)布:
1 電源、地線的處理 既使在整個PCB板中的布線完成得都很好,但由于電源、 地線的考慮不周到而引起的干擾,會使產(chǎn)品的性能下降,有時甚至影響到產(chǎn)品的成功率。所以對電、 地線的布線要認(rèn)真對待,把電、地線所產(chǎn)生的噪音干擾降到最低限度,以保證產(chǎn)品的質(zhì)量。 對每個從事電子產(chǎn)品設(shè)計的工程人員來說都明白地線與電源線之間噪音所產(chǎn)生的原因, 現(xiàn)只對降低式抑制噪音作以表述: 眾所周知的是在電源、地線之間加上去耦電容。 現(xiàn)在有許多PCB不再是單一功能電路(數(shù)字或模擬電路),而是由數(shù)字電路和模擬電路混合構(gòu)成的。因此在布線時就需要考慮它們之間互相干擾問題,特別是地線上的噪音干擾。 3、信號線布在電(地)層上 在多層印制板布線時,由于在信號線層沒有布完的線剩下已經(jīng)不多,再多加層數(shù)就會造成浪費也會給生產(chǎn)增加一定的工作量,成本也相應(yīng)增加了,為解決這個矛盾,可以考慮在電(地)層上進行布線。首先應(yīng)考慮用電源層,其次才是地層。因為最好是保留地層的完整性。 4、大面積導(dǎo)體中連接腿的處理 在大面積的接地(電)中,常用元器件的腿與其連接,對連接腿的處理需要進行綜合的考慮,就電氣性能而言,元件腿的焊盤與銅面滿接為好,但對元件的焊接裝配就存在一些不良隱患如:①焊接需要大功率加熱器。②容易造成虛焊點。所以兼顧電氣性能與工藝需要,做成十字花焊盤,稱之為熱隔離(heat SHIELD)俗稱熱焊盤(THERMAL),這樣,可使在焊接時因截面過分散熱而產(chǎn)生虛焊點的可能性大大減少。多層板的接電(地)層腿的處理相同。 5、布線中網(wǎng)絡(luò)系統(tǒng)的作用 在許多CAD系統(tǒng)中,布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。網(wǎng)格過密,通路雖然有所增加,但步進太小,圖場的數(shù)據(jù)量過大,這必然對設(shè)備的存貯空間有更高的要求,同時也對象計算機類電子產(chǎn)品的運算速度有極大的影響。而有些通路是無效的,如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。網(wǎng)格過疏,通路太少對布通率的影響極大。所以要有一個疏密合理的網(wǎng)格系統(tǒng)來支持布線的進行。 標(biāo)準(zhǔn)元器件兩腿之間的距離為0.1英寸(2.54mm),所以網(wǎng)格系統(tǒng)的基礎(chǔ)一般就定為0.1英寸(2.54 mm)或小于0.1英寸的整倍數(shù),如:0.05英寸、0.025英寸、0.02英寸等。 6、設(shè)計規(guī)則檢查(DRC) 布線設(shè)計完成后,需認(rèn)真檢查布線設(shè)計是否符合設(shè)計者所制定的規(guī)則,同時也需確認(rèn)所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求,一般檢查有如下幾個方面: 線與線,線與元件焊盤,線與貫通孔,元件焊盤與貫通孔,貫通孔與貫通孔之間的距離是否合理,是否滿足生產(chǎn)要求。 |
|
| 3樓: | >>參與討論 |
| 作者: 冷冷的雨 于 2007/3/20 21:19:44 發(fā)布:
2、設(shè)計流程 2.3 元器件布局 2.4 布線 |
|
| 4樓: | >>參與討論 |
| 作者: 冷冷的雨 于 2007/3/20 21:21:29 發(fā)布:
2.4.3 注意事項 2.5 檢查 2.7 設(shè)計輸出 二、過孔的寄生電容 三、過孔的寄生電感 |
|
| 5樓: | >>參與討論 |
| 作者: 冷冷的雨 于 2007/3/20 21:23:24 發(fā)布:
四、高速PCB中的過孔設(shè)計
問:net名與PORT同名,pcb中可否連接 問::請問在PROTEL99SE中導(dǎo)入PADS文件, 為何焊盤屬性改了 問:請問楊大蝦:為何通過軟件把POWER LOGIC的原理圖轉(zhuǎn)化成protel后,在protel中無法進行屬性修改,只要一修改,要不不現(xiàn)實,要不就是全顯示屬性?謝謝! 問:請教鋪銅的原則? 問:請問Potel DXP在自動布局方面有無改進?導(dǎo)入封裝時能否根據(jù)原理圖的布局自動排開? 問:請問信號完整性分析的資料在什么地方購買 問:為何鋪銅,文件哪么大?有何方法? 問:有什么辦法讓原理圖的圖形符號可以縮放嗎? 問:PROTEL仿真可進行原理性論證,如有詳細(xì)模型可以得到好的結(jié)果 問:99SE中如何加入漢字,如果漢化后好象少了不少東西! 3-28 14:17:0 但確實少了不少功能! 問:如何制作一個孔為2*4MM 外徑為6MM的焊盤? 問:我知道,但是在內(nèi)電層如何把電源和地與內(nèi)電層連接。沒有網(wǎng)絡(luò)表,如果有網(wǎng)絡(luò)表就沒有問題了 問:還想請教一下99se中橢圓型焊盤如何制作?放置連續(xù)焊盤的方法不可取,線路板廠家不樂意。可否在下一版中加入這個設(shè)置項? 問:如何免費獲取以前的原理圖庫和pcb庫 |
|
| 6樓: | >>參與討論 |
| 作者: 冷冷的雨 于 2007/3/20 21:25:55 發(fā)布:
問:剛才本人提了個在覆銅上如何寫上空心(不覆銅)的文字,專家回答先寫字,再覆銅,然后冊除字,可是本人試了一下,刪除字后,空的沒有,被覆銅 覆蓋了,請問專家是否搞錯了,你能不能試一下 問:畫原理圖時,如何元件的引腳次序? 問:protel99se6自動布線后,在集成塊的引腳附近會出現(xiàn)雜亂的走線,像毛刺一般,有時甚至是三角形的走線,需要進行大量手工修正,這種問題怎么避免? 問:用PROTEL畫圖,反復(fù)修改后,發(fā)現(xiàn)文件體積非常大(虛腫),導(dǎo)出后再導(dǎo)入就小了許多。為什么??有其他辦法為文件瘦身嗎? 問:請問:在同一條導(dǎo)線上,怎樣讓它不同部分寬度不一樣,而且顯得連續(xù)美觀?謝謝! liaohm問:如何將一段圓弧進行幾等分? 問:protel里用的HDL是普通的VHDL 問:補淚滴后再鋪銅,有時鋪出來的網(wǎng)格會殘缺,怎么辦? 問:可不可以做不對稱焊盤?拖動布線時相連的線保持原來的角度一起拖動? 問:請問當(dāng)Protel發(fā)揮到及至?xí)r,是否能達到高端EDA軟件同樣的效果 問:Protel DXP的自動布線效果是否可以達到原ACCEL的水平? 問:protel的pld功能好象不支持流行的HDL語言? 問:PCB里面的3D功能對硬件有何要求? 問:如何將一塊實物硬制版的布線快速、原封不動地做到電腦之中? 問:直接畫PCB板時,如何為一個電路接點定義網(wǎng)絡(luò)名? 問:怎么讓做的資料中有孔徑顯示或符號標(biāo)志,同allego一樣 問:自動布線的鎖定功能不好用,系統(tǒng)有的會重布,不知道怎么回事? 問:如何實現(xiàn)多個原器件的整體翻轉(zhuǎn) |
|
| 7樓: | >>參與討論 |
| 作者: 冷冷的雨 于 2007/3/20 21:28:24 發(fā)布:
問:我用的p 99 版加入漢字就死機,是什么原因? 問:powpcb的文件怎樣用PROTEL打開? 問:怎樣從PROTEL99中導(dǎo)入GERBER文件 問:如何把布好PCB走線的細(xì)線條部分地改為粗線條 問:如何修改一個集成電路封裝內(nèi)的焊盤尺寸? 若全局修改的話應(yīng)如何設(shè)置? 問:如何修改一個集成電路封裝內(nèi)的焊盤尺寸? 問:能否在做PCB時對元件符號的某些部分加以修改或刪除? 問:該焊盤為地線,包地之后,該焊盤與地所連線如何設(shè)置寬度 問:為何99se存儲時要改為工程項目的格式? 問:如何去掉PCB上元件的如電阻阻值,電容大小等等,要一個個去掉嗎,有沒有快捷方法 問:能告訴將要推出的新版本的PROTEL的名稱嗎?簡單介紹一下有哪些新功能?protel手動布線的推擠能力太弱! 問:如何把敷銅區(qū)中的分離的小塊敷銅除去 問:VDD和GND都用焊盤連到哪兒了,怎么看不到呀 問:在PCB中有畫弧線? 在畫完直線,接著直接可以畫弧線具體如DOS版弧線模式那樣!能實現(xiàn)嗎?能的話,如何設(shè)置? 問:protel99se9層次圖的總圖用edit\export spread生成電子表格的時候,卻沒有生成各分圖紙里面的元件及對應(yīng)標(biāo)號、封裝等。如果想用電子表格的方式一次性修改全部圖紙的封裝,再更新原理圖,該怎么作? 問:protel99se6的PCB通過specctra interface導(dǎo)出到specctra10.1里面,發(fā)現(xiàn)那些沒有網(wǎng)絡(luò)標(biāo)號的焊盤都不見了,結(jié)果specctra就從那些實際有焊盤的地方走線,布得一塌糊涂,這種情況如何避免? 問:在打開內(nèi)電層時,放置元件和過孔等時,好像和內(nèi)電層短接在一起了,是否正確 問:protel的執(zhí)行速度太慢,太耗內(nèi)存了,這是為什么?而如ALLEGRO那么大的系統(tǒng),執(zhí)行起來卻很流暢! 問:如何自動布線中加盲,埋孔? 問:3D的功能對硬件有什么要求?謝謝,我的好象不行 問:補淚滴可以一個一個加嗎? 問:請問在PROTEL99SE中倒入PADS文件, 為何焊盤屬性改了, 問:protell99se能否打開orcad格式的檔案,如不能以后是否會考慮添加這一功能? 問:在99SEPCB板中加入漢字沒發(fā)加,但漢化后SE少了不少東西! 問:SE在菜單漢化后,在哪兒啟動3D功能? 問:請問如何畫內(nèi)孔不是圓形的焊盤??? |
|
| 8樓: | >>參與討論 |
| 作者: 冷冷的雨 于 2007/3/20 21:31:44 發(fā)布:
問:在PCB中有幾種走線模式?我的計算機只有兩種,通過空格來切換 問:請問:對于某些可能有較大電流的線,如果我希望線上不涂綠油,以便我在其上上錫,以增大電流。我該怎么設(shè)計?謝謝! 問:如何連續(xù)畫弧線,用畫園的方法每個彎畫個園嗎? 問:如何鎖定一條布線? 問:隨著每次修改的次數(shù)越來越多,protel文件也越來越大,請問怎么可以讓他文件尺寸變小呢? wangjinfeng問:請問PROTEL中畫PCB板如何設(shè)置采用總線方式布線? 問:如何利用protel的PLD功能編寫GAL16V8程序? 問:我用99se6布一塊4層板子,布了一個小時又二十分鐘布到99.6%,但再過來11小時多以后卻只布到99.9%!不得已讓它停止了 問:在pcb多層電路板設(shè)計中,如何設(shè)置內(nèi)電層?前提是完全手工布局和布線。 問:protel PCB圖可否輸出其它文件格式,如HyperLynx的? 它的幫助文件中說可以,但是在菜單中卻沒有這個選項 問:請問pcb里不同的net,最后怎么讓他們連在一起? 問:自動布線前如何把先布的線鎖定??一個一個選么? 問:PSPICE的功能有沒有改變 問:如何使用Protel 99se的PLD仿真功能? 問:protel.ddb歷史記錄如和刪 問:自動布線為什么會修改事先已布的線而且把它們認(rèn)為沒有布過重新布了而設(shè)置我也正確了? 問:布線后有的線在視覺上明顯太差,PROTEL這樣布線有他的道理嗎(電氣上) 問:可以在焊盤屬性中修改焊盤的X和Y的尺寸 問:protel99se后有沒推出新的版本? 問:99se的3d功能能更增進些嗎?好像只能從正面看!其外形能自己做嗎? |
|
| 9樓: | >>參與討論 |
| 作者: 冷冷的雨 于 2007/3/20 21:33:44 發(fā)布:
問:有沒有設(shè)方孔的好辦法?除了在機械層上畫。 問:一個問題:填充時,假設(shè)布線規(guī)則中間距為20mil,但我有些器件要求100mil間距,怎樣才能自動填充? 問:在protel中能否用orcad原理圖 問:請問多層電路板是否可以用自動布線 一、印刷線路元件布局結(jié)構(gòu)設(shè)計討論 一臺性能優(yōu)良的儀器,除選擇高質(zhì)量的元器件,合理的電路外,印刷線路板的元件布局和電氣連線方向的正確結(jié)構(gòu)設(shè)計是決定儀器能否可靠工作的一個關(guān)鍵問題,對同一種元件和參數(shù)的電路,由于元件布局設(shè)計和電氣連線方向的不同會產(chǎn)生不同的結(jié)果,其結(jié)果可能存在很大的差異。因而,必須把如何正確設(shè)計印刷線路板元件布局的結(jié)構(gòu)和正確選擇布線方向及整體儀器的工藝結(jié)構(gòu)三方面聯(lián)合起來考慮,合理的工藝結(jié)構(gòu),既可消除因布線不當(dāng)而產(chǎn)生的噪聲干擾,同時便于生產(chǎn)中的安裝、調(diào)試與檢修等。 下面我們針對上述問題進行討論,由于優(yōu)良“結(jié)構(gòu)”沒有一個嚴(yán)格的“定義”和“模式”,因而下面討論,只起拋磚引玉的作用,僅供參考。每一種儀器的結(jié)構(gòu)必須根據(jù)具體要求(電氣性能、整機結(jié)構(gòu)安裝及面板布局等要求),采取相應(yīng)的結(jié)構(gòu)設(shè)計方案,并對幾種可行設(shè)計方案進行比較和反復(fù)修改。印刷板電源、地總線的布線結(jié)構(gòu)選擇----系統(tǒng)結(jié)構(gòu):模擬電路和數(shù)字電路在元件布局圖的設(shè)計和布線方法上有許多相同和不同之處。模擬電路中,由于放大器的存在,由布線產(chǎn)生的極小噪聲電壓,都會引起輸出信號的嚴(yán)重失真,在數(shù)字電路中,TTL噪聲容限為0.4V~0.6V,CMOS噪聲容限為Vcc的0.3~0.45倍,故數(shù)字電路具有較強的抗干擾的能力。良好的電源和地總線方式的合理選擇是儀器可靠工作的重要保證,相當(dāng)多的干擾源是通過電源和地總線產(chǎn)生的,其中地線引起的噪聲干擾最大。 二、印刷電路板圖設(shè)計的基本原則要求 三、印刷板圖設(shè)計中應(yīng)注意下列幾點 |
|
| 10樓: | >>參與討論 |
| 作者: sj19780313 于 2007/3/21 19:15:41 發(fā)布:
謝謝樓主分享 |
|
| 11樓: | >>參與討論 |
| 作者: vico 于 2007/3/26 16:10:48 發(fā)布:
好資料,頂! |
|
| 12樓: | >>參與討論 |
作者: weiyan56 于 2007/3/26 17:48:29 發(fā)布:
![]() |
|
|
|
| 免費注冊為維庫電子開發(fā)網(wǎng)會員,參與電子工程師社區(qū)討論,點此進入 |
Copyright © 1998-2006 www.udpf.com.cn 浙ICP證030469號 |