| 
  |||||||||||
| 技術交流 | 電路欣賞 | 工控天地 | 數(shù)字廣電 | 通信技術 | 電源技術 | 測控之家 | EMC技術 | ARM技術 | EDA技術 | PCB技術 | 嵌入式系統(tǒng) 驅(qū)動編程 | 集成電路 | 器件替換 | 模擬技術 | 新手園地 | 單 片 機 | DSP技術 | MCU技術 | IC 設計 | IC 產(chǎn)業(yè) | CAN-bus/DeviceNe  | 
  
關于采用可編程邏輯實現(xiàn)字符疊加的原理簡要說明 | 
  
| 作者:fly_pcb 欄目:單片機 | 
杭州紅蘋果電子曹承福 關于采用可編程邏輯實現(xiàn)字符疊加的原理簡要說明。 視頻字符及時間疊加器是在視頻信號中混入字符或時間信號,從而在屏幕的特定位置上與圖像信號同時進行顯示的設備。實現(xiàn)的方式有多種,,可以采用專用的芯片,也可一采用邏輯門,現(xiàn)在我談談使用專用邏輯門的實現(xiàn)原理。 CPU從ROM字庫中取出要顯示字符的點陣數(shù)據(jù),根據(jù)所設定的在屏幕上的顯示位置,根據(jù)約定的協(xié)議,送給可編程邏輯器件,這里我采用8位數(shù)據(jù)位,一位時鐘位和單片機通信,通過可編程器件把接收到的數(shù)據(jù)分析后送給RAM,送到RAM的對應位置中去;然后由可編程期間對顯示RAM進行掃描,將字符點陣信號并行讀出;最后經(jīng)過并串變換電路轉(zhuǎn)化為串行碼輸出;再與視頻圖象信號疊加后送監(jiān)視器屏幕顯示。 多路顯示中要求每一路有獨立的顯示RAM區(qū),最簡單的辦法是設置多片RAM,但是這樣大大增加了電路的復雜性,成本也比較高。我們也可以采用一片大容量的RAM,因為現(xiàn)在4M,8M16位的內(nèi)存芯片更加便宜,最便宜的時候降價到5元一塊,同時,我們的cpld工作在3伏,使用3伏的器件更有利于成本低,采購方便。當然也增加了電路的復雜性。在一個5伏和3伏共存的系統(tǒng)里面,需要考慮5伏和三伏的兼容,有兩種辦法可以解決,一是采用電阻網(wǎng)絡來實現(xiàn)電壓匹配,也可以在使用專用芯片,現(xiàn)在采用專用芯片來隔離不同的電壓,同時擴展了通用的io口。在其中分別劃出四個區(qū)域作為四個屏幕的顯示RAM。但一片RAM不可能同時輸出四路的字符點陣數(shù)據(jù),也就是說必須解決RAM的時分復用問題,才能做到多路的同時顯示。這里簡要介紹一下我們的實現(xiàn)方案(以四路為例)。設字符數(shù)據(jù)串行輸出移位時鐘為4MHz,則移位寄存器的置數(shù)時鐘應為4MHz的8分頻,即500kHz。要實現(xiàn)四路連續(xù)顯示,就應以500kHz的4倍頻——2MHz的頻率分別從顯示RAM中的各個存儲區(qū)域中取出字符點陣數(shù)據(jù),經(jīng)過鎖存置入四個輸出移位寄存器。這種方法必須使RAM的地址具有各路計數(shù)掃描控制下的快速跳轉(zhuǎn)能力,這就要求采用一個大規(guī)模的多路開關(如果RAM用25616的話就需19路四選一開關)來實現(xiàn)RAM地址線的切換。 具體實現(xiàn)方法,cpld檢測到對應的場信號上升沿,對四路地址進行初始化,設立了4個變量地址: ADDR0=0X00000,ADDR1=0X10000,ADDR2=0X20000,ADDR3=0X30000, 當然,他們的初始化只能使用本身的場信號,這點cpld軟件負責人需要注意啊。 在行信號的高電平期間,行地址增加64個地址,移位64*8個脈沖,每一行之間的時序要求很嚴格,如果第一行的第一位離行上升時間是0.01us,那么第二行的第一位離上升時間控制在0.01us,那么顯示的內(nèi)容沒有任何抖動,偏移越大,則顯示的內(nèi)容飄移越大。給人的眼睛感覺就是閃爍。這一個任務應該是很艱巨的,長期的。 一塊CPLD需要控制顯示4路字符信號,現(xiàn)在采用40位傳遞的方式,第一個字節(jié)低4位選擇哪一塊芯片通信,高4位選擇段區(qū)間;第二個字節(jié)選擇在寫入的低位地址,第三個字節(jié)選擇高位地址,第四個字節(jié)是數(shù)據(jù)。第五個字節(jié)是數(shù)據(jù);傳輸完畢一個16位的數(shù)據(jù)后需要給fpga一個strol信號,相當于采用spi通信,不過數(shù)據(jù)位寬是8位的。僅此而已。 解決了單片機通過cpld寫內(nèi)存的問題,下面還有一個計數(shù)電路,一個地址切換電路,四個數(shù)據(jù)緩沖區(qū),全部需要通過軟件來實現(xiàn)。實現(xiàn)此功能需要注意下面三個問題: 第一點:讀和寫操作同一塊內(nèi)存區(qū),在兩個進程里面的話,容易沖突。軟件人員需要注意。 第二點;現(xiàn)在使用16位寬的內(nèi)存,因此在地址計算時需要考慮地址要變成1/2,否則和現(xiàn)在的對不上。 第三點:使用這塊芯片是我們第一次,需要特別慎重。字符對時序的要求太嚴格,意味著一個小小的毛刺意味著失敗,這個 產(chǎn)品 需要長時間的優(yōu)化時序。  | 
  
  | 
    
 
  | 
  
| 免費注冊為維庫電子開發(fā)網(wǎng)會員,參與電子工程師社區(qū)討論,點此進入 | 
Copyright © 1998-2006 www.udpf.com.cn 浙ICP證030469號  |